[发明专利]用于制造半导体器件的方法有效
申请号: | 201210487029.8 | 申请日: | 2008-01-29 |
公开(公告)号: | CN102969279A | 公开(公告)日: | 2013-03-13 |
发明(设计)人: | 山田哲也 | 申请(专利权)人: | 富士通半导体股份有限公司 |
主分类号: | H01L21/8247 | 分类号: | H01L21/8247;H01L21/285;H01L21/336;H01L27/115 |
代理公司: | 隆天国际知识产权代理有限公司 72003 | 代理人: | 章侃铱;张浴月 |
地址: | 日本神奈*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种用于制造半导体器件的方法。该制造方法包括以下步骤:形成设置有浮栅、中间绝缘膜、及控制栅的闪存单元;形成第一杂质扩散区和第二杂质扩散区;将硅衬底和浮栅的表面热氧化;经由光致抗蚀剂图案的窗口蚀刻部分区域中的隧道绝缘膜;在部分区域中的第一杂质扩散区上形成金属硅化物层;形成覆盖闪存单元的层间绝缘膜;以及在层间绝缘膜的第一孔中形成连接到金属硅化物层的导电插塞。本发明能够防止器件隔离绝缘膜在蚀刻热绝缘膜时被蚀刻。 | ||
搜索关键词: | 用于 制造 半导体器件 方法 | ||
【主权项】:
一种用于制造半导体器件的方法,包括:在半导体衬底之上,顺序形成热氧化膜、第一导电膜及中间绝缘膜;在所述中间绝缘膜之上形成第二导电膜;通过图案化所述第一导电膜、所述中间绝缘膜及所述第二导电膜,形成设置有浮栅、所述中间绝缘膜及控制栅的闪存单元;在所述半导体衬底位于所述控制栅旁的部分中,形成将作为所述闪存单元的源/漏区的第一杂质扩散区和第二杂质扩散区;在形成所述第一杂质扩散区和所述第二杂质扩散区之后,将所述半导体衬底和所述浮栅各自的表面热氧化;在热氧化之后,在所述热氧化膜和所述闪存单元之上,形成光致抗蚀剂图案,所述光致抗蚀剂图案在所述第一杂质扩散区的部分区域之上设置有窗口;通过经由所述窗口进行蚀刻,除去所述部分区域中的所述热氧化膜;除去所述光致抗蚀剂图案;在所述第一杂质扩散区的所述部分区域上形成金属硅化物层;形成覆盖所述闪存单元的层间绝缘膜;在位于所述部分区域之上的所述层间绝缘膜中,形成第一孔;以及在所述第一孔中形成连接到所述金属硅化物层的导电插塞。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士通半导体股份有限公司,未经富士通半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201210487029.8/,转载请声明来源钻瓜专利网。
- 上一篇:变压器除油除锈磷化处理工艺
- 下一篇:一种可提高焊线良率的半导体焊线压板
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造