[发明专利]用于制造半导体器件的方法

权利要求书

1.一种用于制造半导体器件的方法，包括：

在半导体衬底之上，顺序形成热氧化膜、第一导电膜及中间绝缘膜；

在所述中间绝缘膜之上形成第二导电膜；

通过图案化所述第一导电膜、所述中间绝缘膜及所述第二导电膜，形成设置有浮栅、所述中间绝缘膜及控制栅的闪存单元；

在所述半导体衬底位于所述控制栅旁的部分中，形成将作为所述闪存单元的源/漏区的第一杂质扩散区和第二杂质扩散区；

在形成所述第一杂质扩散区和所述第二杂质扩散区之后，将所述半导体衬底和所述浮栅各自的表面热氧化；

在热氧化之后，在所述热氧化膜和所述闪存单元之上，形成光致抗蚀剂图案，所述光致抗蚀剂图案在所述第一杂质扩散区的部分区域之上设置有窗口；

通过经由所述窗口进行蚀刻，除去所述部分区域中的所述热氧化膜；

除去所述光致抗蚀剂图案；

在所述第一杂质扩散区的所述部分区域上形成金属硅化物层；

形成覆盖所述闪存单元的层间绝缘膜；

在位于所述部分区域之上的所述层间绝缘膜中，形成第一孔；以及

在所述第一孔中形成连接到所述金属硅化物层的导电插塞。

2.根据权利要求1所述的用于制造半导体器件的方法，其中，当形成所述闪存单元时：

在与所述闪存单元间隔的部分中的所述热氧化膜上留下所述第一导电膜、所述中间绝缘膜、及所述第二导电膜，并且将所留下的所述第一导电膜设定成MOS晶体管的栅电极；

所述制造方法还包括以下步骤：在所述栅电极旁的半导体衬底部分中，形成第三杂质扩散区和第四杂质扩散区作为所述MOS晶体管的源/漏区，所述第三杂质扩散区和所述第四杂质扩散区的杂质浓度比所述第一杂质扩散区和所述第二杂质扩散区的杂质浓度低；

其中所述第二杂质扩散区和所述第三杂质扩散区是邻近地形成的。

3.根据权利要求2所述的用于制造半导体器件的方法，其中：

将所述第一杂质扩散区至第四杂质扩散区设定成具有相同的导电类型；并且

所述MOS晶体管起到所述闪存单元的选择晶体管的功能。

4.根据权利要求2所述的用于制造半导体器件的方法，还包括：

在形成所述闪存单元后，除去位于所述MOS晶体管的栅电极的接触区之上的所述第二导电膜，其中：

当在所述部分区域中除去所述热氧化膜时，通过蚀刻来除去位于所述接触区中的所述中间绝缘膜；

当形成所述金属硅化物层时，在位于所述接触区中的所述栅电极的上表面上也形成所述金属硅化物层，

当在所述层间绝缘膜中形成所述第一孔时，在所述接触区内的所述层间绝缘膜中形成第二孔；并且

当形成所述第一导电插塞时，在所述第二孔中形成连接到位于所述栅电极上的所述金属硅化物层的第二导电插塞。

5.根据权利要求4所述的用于制造半导体器件的方法，还包括：

在形成所述第二导电膜之前，除去形成于所述半导体衬底的外围电路区中的所述热氧化膜、所述第一导电膜及所述中间绝缘膜；以及

在除去所述外围电路区中的所述热氧化膜之后，在位于所述外围电路区中的所述硅衬底的上表面上形成栅极绝缘膜，其中：

当形成所述第二导电膜时，在位于所述外围电路区中的所述栅极绝缘膜上也形成所述第二导电膜；并且

当除去所述接触区之上的所述第二导电膜时，将位于所述外围电路区中的所述第二导电膜图案化成外围电路的栅电极。

6.根据权利要求1所述的用于制造半导体器件的方法，还包括：

在所述浮栅旁形成绝缘侧壁；

当形成所述光致抗蚀剂图案时，使得所述窗口从所述绝缘侧壁偏移，由此当蚀刻所述热氧化膜时，在所述第一杂质扩散区的所述部分区域与所述绝缘侧壁之间留下所述热氧化膜。

7.根据权利要求1所述的用于制造半导体器件的方法，其中形成所述闪存单元的隧道绝缘膜作为所述热氧化膜。

8.根据权利要求1所述的用于制造半导体器件的方法，其中形成ONO膜作为所述中间绝缘膜。

9.根据权利要求1所述的用于制造半导体器件的方法，其中形成多晶硅膜作为所述的第一导电膜和第二导电膜。

10.根据权利要求6所述的用于制造半导体器件的方法，其中

当在所述浮栅旁形成绝缘侧壁时，在所述栅电极旁形成绝缘侧壁，

在除去所述光致抗蚀剂图案后，所述第三杂质区和所述第四杂质区上除了位于所述绝缘侧壁下方之外的所述热氧化膜被除去，并且

当在所述第一杂质扩散区的所述部分区域上形成金属硅化物层时，在所述第三杂质区和所述第四杂质区上所述热氧化膜被除去的部分上形成金属硅化物层。