[发明专利]用于制造半导体器件的方法

说明书

本申请是申请日为2008年01月29日、申请号为200810004928.1、发明名称为“半导体器件及其制造方法”申请的分案申请。

技术领域

本发明涉及一种半导体器件以及用于制造该半导体器件的方法。

背景技术

在半导体器件例如LSI中，在半导体衬底的表面层中形成杂质扩散区(例如源/漏区)，并在杂质扩散区上形成热氧化膜作为栅极绝缘膜。此时，热氧化膜的生长速度倾向于随着杂质扩散区的杂质浓度变得更高而加快。这种现象被称为加速氧化。

在半导体衬底中形成的杂质扩散区的浓度根据杂质扩散区所起的作用而被最优化。因而，一个芯片中的多个杂质扩散区很少具有相同的浓度。通常，杂质扩散区的浓度是彼此不同的。

然而，当杂质扩散区的浓度彼此不同时，由于上述加速氧化，热氧化膜在具有高浓度的杂质扩散区中比在其它部分中生长得更厚。此热氧化膜需要在杂质扩散区的表面层中形成金属硅化物层之前通过蚀刻而被除去。然而，当针对厚厚地形成的热氧化膜调整蚀刻时间时，在薄薄地形成了热氧化膜的部分中，位于热氧化膜下的器件隔离绝缘膜也被蚀刻。

出于这一原因，举例来说如日本专利申请公开第2003-282740号所表明的，产生了在晶体管的有源区的边缘部分中漏电流增加的问题。

在日本专利申请公开第2003-282740号中，为了避免上述问题，用氮化硅膜来覆盖热氧化膜，以防止位于氮化硅膜之下的热氧化膜被加速氧化(参看其中第0040段)。

此外，在日本专利申请公开第2002-280464号中，诸如氮之类具有防止加速氧化功能的物质被离子注入到半导体衬底内(参看其中第0060段)。

发明内容

本说明书所述实施例的一个方面是提供一种半导体器件，包括：半导体衬底；第一杂质扩散区和第二杂质扩散区，彼此间隔地形成于半导体衬底的表面层中；热氧化膜，形成于至少所述的第一杂质扩散区和第二杂质扩散区上以及半导体衬底上；闪存单元，是通过在热氧化膜上以由第一导电膜形成的浮栅、中间绝缘膜、由第二导电膜形成的控制栅这种顺序进行叠置而形成的，并且该闪存单元利用第一杂质扩散区和第二杂质扩散区作为源/漏区；层间绝缘膜，覆盖上述闪存单元，并且设置有位于所述第一杂质扩散区之上的第一孔；以及第一导电插塞，形成于所述第一孔中。其中从第一杂质扩散区的部分区域除去上述热氧化膜；在第一杂质扩散区的部分区域上形成金属硅化物膜；并且上述的金属硅化物层与导电插塞连接。

本说明书所述实施例的另一方面是提供一种用于制造半导体器件的方法，包括以下步骤：在半导体衬底之上顺序形成热氧化膜、第一导电膜、及中间绝缘膜；在中间绝缘膜之上形成第二导电膜；通过图案化第一导电膜、中间绝缘膜、及第二导电膜，来形成设置有浮栅、中间绝缘膜、及控制栅的闪存单元；在半导体衬底的位于控制栅旁的部分中，形成将成为闪存单元的源/漏区的第一杂质扩散区和第二杂质扩散区；在形成第一杂质扩散区和第二杂质扩散区之后，将半导体衬底和浮栅各自的表面热氧化；在热氧化之后，在上述的热氧化膜和闪存单元之上形成光致抗蚀剂图案，该光致抗蚀剂图案设置有位于第一杂质扩散区的部分区域之上的窗口；通过经由窗口进行蚀刻，来除去上述部分区域中的热氧化膜；除去光致抗蚀剂图案；在第一杂质扩散区的部分区域上形成金属硅化物层，形成覆盖闪存单元的层间绝缘膜；在位于上述部分区域之上的层间绝缘膜中形成第一孔；在第一孔中形成连接到金属硅化物层的导电插塞。

本发明能够防止器件隔离绝缘膜在蚀刻热绝缘膜时被蚀刻。

附图说明

图1A至图1V是根据初步说明制造半导体器件的横剖视图；

图2A至图2G是根据初步说明制造半导体器件的平面图；

图3是在根据初步说明读出加至半导体器件的等效电路中的闪存单元时施加电压的视图；

图4是根据初步说明将读取闪存单元时施加的电压加至半导体器件的等效电路中的视图；

图5是横剖视图，用于在初步说明中描述当蚀刻器件隔离绝缘膜时引起的缺陷；而

图6A至图6C是示出根据一个实施例的制造半导体器件的横剖视图。

具体实施方式

(1)初步说明

在描述优选实施例之前，以下将先给出初步说明。

图1A至图1V是根据初步说明制造半导体器件的横剖视图，而图2A至图2G是其平面图。

这种半导体器件是设置有闪存单元和外围晶体管的逻辑嵌入式非易失性存储器。如图1A所示，此半导体器件具有单元区A和外围电路区B。