[发明专利]基于STM32和FPGA的逆向雷达信号处理系统及方法

说明书

本发明公开了一种基于STM32和FPGA的逆向雷达信号处理系统及方法，其系统包括STM32芯片和FPGA芯片；所述STM32芯片内置ARM模块和一组以上的ADC模块，所述FPGA芯片与STM32芯片之间直接通过FSMC接口连接；所述ADC模块用于将雷达中频信号转换为数字信号后并发送至FPGA芯片，所述FPGA芯片用于将数字信号预处理后得到目标点，并通过FSMC接口直接发送至STM32芯片的ARM模块，所述ARM模块用于对目标点进行处理得到目标轨迹点。本发明具有结构简单紧凑、成本低、体积小、功耗低、性价比高等优点。

技术领域

本发明主要涉及雷达信号处理技术领域，具体涉及一种基于STM32和FPGA的逆向雷达信号处理系统及方法。

背景技术

随着雷达前端高频射频发射与接收芯片集成化，从使用分立器件与高频结构走向了芯片集成，雷达的使用不再局限于特殊行业与应用，如今交通测速、测车流量雷达；车载BSD、AEB雷达、安防监控等雷达随处可见。雷达走向批量工业应用和民用，未来的车路协同、车辆盲点检测与AEB、L1～L5等级的自动驾驶，都需要大量毫米波雷达传感器的感知引入，市场规模空间巨大。很显然，传统采用大平台式的信号处理计算平台无法用于前端的感知产品，低成本、低功耗和低体积是必要因素，如何在满足算法计算资源需求的前提下尽可能降低成本、减少功耗与体积是各雷达企业一直在努力研究攻关的方向。

目前雷达中普遍采用ARM、FPGA、DSP作为信号处理平台，平台基本分三种，分别为：集成ADC的ARM；ADC+FPGA+DSP；ADC+FPGA+ARM。第一种一般针对非常简单的雷达应用，比如测高；后两种一般用于交通与安防，交通与安防需要探测的目标距离远、目标数多、环境中有各种树木、电磁强反射广告牌，需要较复杂的系统方案与算法支持，产品才能有效的工作，后两种是目前最主流的信号处理平台，但多通道、高位数的ADC成本一般比较高，FPGA与DSP目前基本都是采用国外的芯片，总体硬件成本、功耗与体积都有待急需平衡解决。

图1为目前雷达信号处理方法对应的流程图，雷达中频信号经过模拟运放、滤波处理后进入雷达信号处理流程模块，信号处理不管是采用ADC+FPGA+DSP/ARM还其他，都是为了实现这个信号处理流程及与外界进行通信交互。具体地，目前雷达信号处理系统采用外置的多通道ADC芯片采集雷达中频信号经过运放、滤波处理后得到模拟信号，再将模拟信号进行模数转换，转换后的数据通过LVDS、并口、SPI等接口传给计算中心，能方便接收这些接口信号的一般采用FPGA，FPGA一方面作为ADC数据的接收模块，一方面也是雷达信号预处理的一个重要模块，预处理主要包括一维、二维、三维的FFT；MIMO；波束合成，FPGA对雷达信号进行预处理后交给适合做目标聚类、跟踪的DSP或ARM，DSP与ARM也有两个主要功能：跟踪、滤波、轨迹输出算法的实现；对外以太网、485接口的联通。

具体地，现有的雷达信号处理流程为雷达中频信号经过运放、滤波处理后的模拟信号输入进ADC，这时一般有两种方式：①采用带多通道、高速ADC的ARM做为处理器，常用的有ST公司的STM32，NXP公司的MPC5775或S32R274；②用ADI或TI的独立ADC采集，独立ADC优先选择多通道的同步采样ADC，ADC通过FPGA控制采集，数据也由FPGA进行读取，FPGA读取后的数据经过FFT、波束合成后给DSP或ARM进行聚类、跟踪等算法。

采用方式①的雷达由于是单一的ARM，ARM 执行程序是线性的，CPU得先启动ADC的采集，将数据通过DMA存放在片内的RAM中，一帧数据采集完后进行一维、二维的FFT信号预处理计算，预处理后进行聚类与跟踪，这一系列的流程都需要CPU去一步步执行，所以一般雷达的调制波形为一个chip，然后延时一段时间给CPU做这帧的算法，波形也是一般采用简单的三角波为主。