[发明专利]点积乘法器机制

说明书

本公开的发明名称是“点积乘法器机制”。一种用于促进矩阵乘法运算的设备。该设备包括乘法硬件，所述乘法硬件用于在点积模式中操作，其中包含在乘法硬件中的乘法阶段被配置为多个位向量（N）的点积，以对多个被乘数执行N×N乘法运算，并且对NxN乘法运算的结果执行加法运算。

技术领域

实施例一般涉及数据处理，并且更特定地涉及经由通用图形处理单元的数据处理。

发明背景

深度学习算法当前正在各种机器学习应用中实现，所述机器学习应用诸如音频/视频识别、视频摘要等。各种形式的神经网络（例如，卷积神经网络（CNN）、递归神经网络（RNN）、长短期记忆（long short-term memory）（LSTM）等）由于其高度并行性质而被用于执行此类工作负载。机器学习应用通常经由乘法器实现矩阵乘法工作负载。

附图说明

为了可详细地理解本实施例的上述特征的方式，可通过参考实施例来得到对上文简要概述的实施例的更特定描述，实施例中的一些在附图中示出。然而，要注意，附图仅示出了典型的实施例，并且因此不应被认为是对其范围的限制。

图1是根据实施例的处理系统的框图；

图2A-2D示出了由本文中描述的实施例提供的计算系统和图形处理器；

图3A-3C示出了由实施例提供的附加图形处理器和计算加速器架构的框图；

图4是根据一些实施例的图形处理器的图形处理引擎的框图；

图5A-5B示出了根据实施例的包含在图形处理器核中采用的处理元件的阵列的线程执行逻辑500；

图6示出了根据实施例的附加执行单元600；

图7是示出根据一些实施例的图形处理器指令格式的框图；

图8是根据另一实施例的图形处理器的框图；

图9A和9B示出了根据一些实施例的图形处理器命令格式和命令序列；

图10示出了根据一些实施例的用于数据处理系统的示例性图形软件架构；

图11A-11D示出了根据实施例的集成电路封装组装件；

图12是示出根据实施例的在芯片集成电路上的示例性系统的框图；

图13A和13B是示出附加示例性图形处理器的框图；

图14示出了根据实施例的机器学习软件栈（software stack）；

图15A-15B示出了示例性深度神经网络的层；

图16示出了示例性递归神经网络；

图17示出了深度神经网络的训练和部署；

图18是示出分布式学习的框图；

图19示出了采用加速器的计算装置的一个实施例；

图20A和20B示出了常规的乘法器；

图21示出了点积乘法器的一个实施例；

图22示出了点积乘法器的另一实施例；

图23是示出用于执行乘法运算的过程的一个实施例的流程图；以及

图24是示出用于执行点积乘法运算的过程的一个实施例的流程图。

具体实施方式

在实施例中，加速器包括用于在常规模式或点积模式中操作的乘法硬件，其中乘法硬件中的乘法阶段（multiplication stage）被配置为多个N位向量的点积，以对NxN乘法运算的结果执行加法运算。

在下面的描述中，阐述了许多特定细节以提供更透彻的理解。然而，对于本领域的技术人员将明显的是，可在没有这些特定细节中的一个或多个的情况下实践本文中描述的实施例。在其他情况下，尚未描述公知的特征，以避免模糊本实施例的细节。

系统概述