[发明专利]点积乘法器机制在审
| 申请号： | 202011024871.9 | 申请日： | 2020-09-25 |
| 公开（公告）号： | CN112800388A | 公开（公告）日： | 2021-05-14 |
| 发明（设计）人： | N·马修;S·马瓦哈;A·加格 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G06F17/16 | 分类号： | G06F17/16;G06T1/20;G06N3/04;G06N3/063;G06N3/08 |
| 代理公司： | 中国专利代理(香港)有限公司 72001 | 代理人： | 叶晓勇;姜冰 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 乘法器 机制 | ||
1.一种用于促进矩阵乘法运算的设备，包括：
乘法硬件，所述乘法硬件用于在点积模式中操作，其中包含在所述乘法硬件中的乘法阶段被配置为多个位向量（N）的点积，以对多个被乘数执行NxN乘法运算，并且对所述NxN乘法运算的结果执行加法运算。
2.根据权利要求1所述的设备，其中所述乘法阶段还在执行所述乘法运算之前执行所述多个被乘数中的第一个的最高有效位与最低有效位的交换。
3.根据权利要求2所述的设备，其中所述乘法阶段将所述乘法运算的第一项和最后项减少到零。
4.根据权利要求3所述的设备，其中所述乘法硬件还包括加法阶段，以对所述乘法运算的中间项执行加法运算。
5.根据权利要求1所述的设备，其中所述乘法硬件还被配置成在常规模式中操作以执行2N个矩阵乘加运算。
6.根据权利要求5所述的设备，其中所述乘法硬件接收输入并且将所述输入分离成多个元素。
7.根据权利要求6所述的设备，其中所述乘法硬件确定是要在所述常规模式中还是在所述点积模式中操作。
8.一种用于促进矩阵乘法运算的方法，所述方法包括在点积模式中操作乘法硬件，所述方法包含：
将乘法阶段配置为多个位向量（N）的点积，以对多个被乘数执行N×N乘法运算；以及
对所述N×N乘法运算的结果执行加法运算。
9.根据权利要求8所述的方法，还包括在执行所述乘法运算之前执行所述多个被乘数中的第一个的最高有效位与最低有效位的交换。
10.根据权利要求9所述的方法，还包括将所述乘法运算的第一项和最后项减少到零。
11.根据权利要求10所述的方法，还包括在所述乘法硬件的加法阶段对所述乘法运算的中间项执行加法运算。
12.根据权利要求8所述的方法，还包括将所述乘法硬件配置成在常规模式中操作以执行2N个矩阵乘加运算。
13.根据权利要求12所述的方法，还包括：
在所述乘法硬件处接收输入；以及
将所述输入分离成多个元素。
14.根据权利要求13所述的方法，还包括所述乘法硬件确定是要在所述常规模式中还是在所述点积模式中操作。
15.一种硬件加速器，包括：
脉动阵列，所述脉动阵列包含用于在点积模式中操作的乘法硬件，其中包含在所述乘法硬件中的乘法阶段被配置为多个位向量（N）的点积，以对多个被乘数执行NxN乘法运算，并且对所述NxN乘法运算的结果执行加法运算。
16.根据权利要求15所述的加速器，其中所述乘法阶段还在执行所述乘法运算之前执行所述多个被乘数中的第一个的最高有效位与最低有效位的交换。
17.根据权利要求16所述的加速器，其中所述乘法阶段将所述乘法运算的第一项和最后项减少到零。
18.根据权利要求17所述的加速器，其中所述乘法硬件还包括加法阶段，以对所述乘法运算的中间项执行加法运算。
19.根据权利要求15所述的加速器，其中所述乘法硬件还被配置成在常规模式中操作以执行2N个矩阵乘加运算。
20.根据权利要求19所述的加速器，其中所述乘法硬件确定是要在所述常规模式中还是在所述点积模式中操作。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202011024871.9/1.html，转载请声明来源钻瓜专利网。
