[发明专利]存储器阵列中的错误校正方法及实施其的系统

权利要求书

1.一种校正存储器阵列中的错误的方法，所述方法包括：

配置具有第一纠错码(ECC)的第一存储器阵列以提供存储在所述第一存储器阵列中的数据的错误校正，所述第一存储器阵列包括布置为多行和多列的第一组存储器单元，所述第一组存储器单元中的一行存储器单元包括第一组存储器字，所述第一组存储器字中的每个字包括第一组比特；

配置第二存储器阵列的部分以具有第一奇偶校验，所述第一奇偶校验被配置为对存储在所述第一存储器阵列中的行或列中的数据提供错误校正，所述第二存储器阵列的所述部分包括存储第一组数据的第二组存储器单元；

配置所述第二存储器阵列以具有第二纠错码，所述第二纠错码被配置为对存储在所述第二存储器阵列中的所述第一组数据提供错误校正，所述第二存储器阵列包括布置为多行和多列的所述第二组存储器单元，所述第二组存储器单元中的一行存储器单元包括第二组存储器字，所述第二组存储器字中的每个字包括第二组比特；

对所述第一存储器阵列和所述第二存储器阵列实施回流工艺；以及

至少基于所述第一纠错码或所述第二纠错码来校正存储在所述第一存储器阵列中的数据。

2.根据权利要求1所述的校正存储器阵列中的错误的方法，其中，

所述第一存储器单元是所述存储器阵列的第一部分；以及

所述第二存储器单元是所述存储器阵列的第二部分。

3.根据权利要求1所述的校正存储器阵列中的错误的方法，其中，

所述第一纠错码是N比特纠错码，其中，N是对应于所述第一组存储器字的至少一个字中由所述第一纠错码提供的错误保护的比特数的正整数。

4.根据权利要求3所述的校正存储器阵列中的错误的方法，其中，

所述第二纠错码是M1比特纠错码，其中，M1是对应于所述第二存储器阵列中的所述第二组存储器字的至少一个字中由所述第二纠错码提供的错误保护的比特数的正整数，并且M1大于N。

5.根据权利要求4所述的校正存储器阵列中的错误的方法，其中，至少基于所述第一纠错码或所述第二纠错码来校正存储在所述第一存储器阵列中的数据包括：

如果所述第一存储器阵列中的所述第一组存储字的至少一个字中的错误数量小于或等于N比特，则基于所述第一纠错码校正存储在所述第一存储器阵列中的数据。

6.根据权利要求4所述的校正存储器阵列中的错误的方法，其中，至少基于所述第一纠错码或所述第二纠错码来校正存储在所述第一存储器阵列中的数据包括：

基于所述第二纠错码校正存储在所述第一存储器阵列中的数据。

7.根据权利要求1所述的校正存储器阵列中的错误的方法，其中，所述第一纠错码或所述第二纠错码是汉明ECC、里德-所罗门ECC或BCH ECC。

8.根据权利要求1所述的校正存储器阵列中的错误的方法，还包括：

将所述数据存储在所述第一存储器阵列中；以及

将所述存储器阵列划分为所述第一存储器阵列和所述第二存储器阵列。

9.根据权利要求1所述的校正存储器阵列中的错误的方法，其中，

所述第一存储器阵列是所述存储器阵列的部分，以及

所述第二存储器阵列是另一存储器阵列的部分，其中，所述另一存储器阵列与所述存储器阵列不同。

10.根据权利要求1所述的校正存储器阵列中的错误的方法，还包括：

在校正所述第一存储器阵列中的错误之后释放所述第二存储器阵列。