[发明专利]HVMOS及集成HVMOS与CMOS的半导体器件

说明书

技术领域

本发明涉及高压金属氧化物半导体晶体管(High Voltage Metal Oxide Semiconductor，HVMOS)及集成HVMOS与CMOS的半导体器件。

背景技术

互补型金属氧化物半导体晶体管(CMOS，Complementary Metal Oxide Semiconductor)器件被广泛应用于微电子领域。通常用于逻辑器件、存储器等。除CMOS外，许多能承受高于CMOS电压的高压半导体晶体管也被广泛应用于微电子工业领域。其中最为常见的是各种类型的横向扩散型金属氧化物半导体晶体管(LDMOS，Laterally Diffused Metal OxideSemiconductor)，除LDMOS外，还有漏极延长型金属氧化物半导体晶体管(EDMOS，ExtendedDrain Metal Oxide Semiconductor)，漏极两次扩散型金属氧化物半导体晶体管(DDD-MOS，Double Diffused Drain Metal Oxide Semiconductor)等等。以上所有这些不同类型的高压器件在本发明中将统称为高压金属氧化物半导体晶体管(HVMOS，High Voltage Metal OxideSemiconductor)。与CMOS一样，HVMOS也分为两类：一类是N型HVMOS，简称HVNMOS，另一类是P型HVMOS，简称HVPMOS。HVMOS通常用于微电子领域中的电源管理。电源管理是指一些电路组合用于控制电能的转换和输送到相应的负载。这个负载可以是任何芯片、系统或子系统，如微处理器芯片、浮点处理器、光学器件、微电机系统等。

CMOS工艺在数字技术的推动下，最小栅极线宽变得越来越小，氧化层厚度也相应越来越薄，这样做使得单位面积上CMOS集成度越来越高，同时也使得相应的CMOS速度越来越快。HVMOS通常由于击穿电压远远高于CMOS，通常采用相对CMOS来说落后几代的工艺。而且氧化层厚度也不同于标准的CMOS工艺。近几年来有一种趋势将CMOS和HVMOS集成到同一块半导体衬底上。由于CMOS和HVMOS有各自不同的工艺，把它们集成到一起并不容易。通常集成到一起的CMOS和HVMOS拥有各自不同的氧化层厚度，也有不同的最小栅极线宽。而且往往是HVMOS的最小栅极线宽比CMOS的要大几倍。

近来出现了一些HVMOS与CMOS拥有相同氧化层厚度的工艺，尽管如此，HVMOS的最小栅极线宽还是比CMOS大了几倍。例如将12伏的HVMOS集成到0.35微米的CMOS工艺中，0.35微米工艺的CMOS最小线宽是0.35微米，但集成于同一工艺的12伏HVMOS最小线宽则是2.2微米，比CMOS最小线宽大了7倍。当HVMOS最小栅极线宽比CMOS大时，说明该HVMOS并没有完全利用先进的CMOS工艺技术来优化HVMOS的指标。而只是完成了一个两套工艺的简单合并。由于HVMOS的沟道长，使得寄生电容大，这样的HVMOS驱动起来须耗费大量的能量，导通关闭的速度也非常慢，因而开关频率很低，如300千赫兹。另一方面，HVMOS的沟道长，使得沟道电阻大，单位面积也增大，设计同样导通电阻的HVMOS所占芯片面积很大。尽管旧线程的晶圆片很便宜，最终单位芯片的成本却不低。

发明内容

本发明的目的在于，提供一种新的HVMOS及集成HVMOS与CMOS的半导体器件。其设计能够充分利用CMOS的先进工艺来优化高压器件的各项性能指标，使得高压器件导通电阻小，寄生电容低，开关速度快，开关频率高，成本低。

本发明提供的HVMOS，包括一半导体衬底/外延层，一位于该衬底/外延层表面的沟道，以及位于该沟道上的一栅极，其特征在于还包括：一源/漏极，该源/漏极包含一位于所述沟道旁且紧挨着该沟道的轻掺杂区和一紧挨着该轻掺杂区的重掺杂区；另一源/漏极，该另一源/漏极包含一位于所述沟道旁且紧挨着该沟道的另一轻掺杂区和一紧挨着该另一轻掺杂区的重掺杂区；一与所述源/漏极及所述另一源/漏极掺杂类型相反的反向掺杂阱，该反向掺杂阱位于该沟道下方且不完全包含该沟道；一与所述源/漏极及所述另一源/漏极掺杂类型相反的另一反向掺杂阱，该另一反向掺杂阱位于所述另一源/漏极的另一轻掺杂区和所述反向掺杂阱之间，且完全保含所述反向掺杂阱所没有包含的沟道部分。