[发明专利]一种半导体结构及其制造方法有效

专利信息
申请号: 201110362350.9 申请日: 2011-11-15
公开(公告)号: CN103107091A 公开(公告)日: 2013-05-15
发明(设计)人: 尹海洲;蒋葳;许高博 申请(专利权)人: 中国科学院微电子研究所
主分类号: H01L21/336 分类号: H01L21/336;H01L21/28;H01L21/768;H01L29/78;H01L29/45
代理公司: 北京汉昊知识产权代理事务所(普通合伙) 11370 代理人: 朱海波
地址: 100029 *** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种半导体结构的制造方法和相应的半导体器件。在替代栅工艺中通过在源漏区上方形成掺杂多晶硅层,形成贯穿层间介质层(300)和所述非晶硅层(251)的接触孔(310),所述接触孔(310)至少部分暴露所述源/漏区(110),并在所述源/漏区的暴露区域和接触孔在非晶硅层中的侧壁表面形成接触层,降低了所述源/漏区的接触电阻。由于接触层在对高K介质层进行退火后形成,所以避免了金属硅化物层在高温下被破坏。
搜索关键词: 一种 半导体 结构 及其 制造 方法
【主权项】:
一种半导体结构的制造方法,该方法包括以下步骤:a)提供衬底(100);b)在所述衬底(100)上形成伪栅堆叠、附着于所述伪栅堆叠侧壁的侧墙(240)、以及位于所述伪栅堆叠两侧的源/漏区(110),其中所述伪栅堆叠至少包括第一栅极介质层和伪栅极(220);c)在所述源/漏区(110)表面形成与所述源/漏区同型掺杂的非晶硅层(251);d)形成覆盖所述掺杂非晶硅层(251)以及伪栅堆叠的层间介质层(300);e)去除所述层间介质层(300)的一部分以暴露所述伪栅堆叠;f)去除所述伪栅堆叠以形成开口,在所述开口(260)内填充第二栅介质层和所述第一导电材料(280),以形成栅堆叠结构,或者去除所述伪栅堆叠在第一栅极介质层以上的部分以形成开口,在所述开口(260)内填充所述第一导电材料(280),以形成栅堆叠结构;g)形成贯穿层间介质层(300)和所述非晶硅层(251)的接触孔(310),所述接触孔(310)至少部分暴露所述源/漏区(110);h)在所述源/漏区(110)的暴露区域和接触孔(310)在非晶硅层(251)中的侧壁表面形成接触层(111);i)在所述接触孔中填充第二导电材料,形成接触塞(320)。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201110362350.9/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top