[发明专利]一种半导体结构及其制造方法

权利要求书

1.一种半导体结构的制造方法，该方法包括以下步骤：

a)提供衬底(100)；

b)在所述衬底(100)上形成伪栅堆叠、附着于所述伪栅堆叠侧壁的侧墙(240)、以及位于所述伪栅堆叠两侧的源/漏区(110)，其中所述伪栅堆叠至少包括第一栅极介质层和伪栅极(220)；

c)在所述源/漏区(110)表面形成与所述源/漏区同型掺杂的非晶硅层(251)；

d)形成覆盖所述掺杂非晶硅层(251)以及伪栅堆叠的层间介质层(300)；

e)去除所述层间介质层(300)的一部分以暴露所述伪栅堆叠；

f)去除所述伪栅堆叠以形成开口，在所述开口(260)内填充第二栅介质层和所述第一导电材料(280)，以形成栅堆叠结构，或者去除所述伪栅堆叠在第一栅极介质层以上的部分以形成开口，在所述开口(260)内填充所述第一导电材料(280)，以形成栅堆叠结构；

g)形成贯穿层间介质层(300)和所述非晶硅层(251)的接触孔(310)，所述接触孔(310)至少部分暴露所述源/漏区(110)；

h)在所述源/漏区(110)的暴露区域和接触孔(310)在非晶硅层(251)中的侧壁表面形成接触层(111)；

i)在所述接触孔中填充第二导电材料，形成接触塞(320)。

2.根据权利要求1所述的方法，其中：

在所述步骤c)中，形成所述掺杂非晶硅层(251)的步骤包括，

形成非晶硅层(250)，覆盖伪栅堆叠、附着于所述伪栅堆叠侧壁的侧墙(240)、以及位于所述伪栅堆叠两侧的源/漏区(110)；

对所述非晶硅层(250)进行掺杂，其掺杂类型与源/漏区的相同；

对所述非晶硅层(250)进行构图，保留源/漏区上方的非晶硅层，去除其余部分的非晶硅层，形成所述掺杂非晶硅层(251)。

3.根据权利要求1所述的方法，其中，在所述步骤f)和所述步骤g)之间还执行：

j)形成覆盖所述栅堆叠结构和所述层间介质层(301)的顶层(400)，所述顶层(400)材料与所述层间介质层(301)材料不同。

4.根据权利要求1所述的方法，其中，所述接触层(111)包括NiSi或者Ni(Pt)Si_2-y中的一种。

5.根据权利要求1所述的方法，其中，所述步骤h)包括：

形成覆盖所述源/漏区(110)的暴露区域和接触孔(310)的侧壁的金属层；

执行第一退火操作，使所述金属层与所述源/漏区(110)的暴露区域和接触孔(310)在非晶硅层(251)中的侧壁表面反应，形成接触层(111)；

去除未反应的所述金属层。

6.根据权利要求5所述的方法，其中：

所述金属层的材料包括Ni或者NiPt中的一种。

7.根据权利要求5所述的方法，其中：

如果所述金属层的材料为NiPt，则NiPt中Pt的含量小于5％。

8.根据权利要求5或6所述的方法，其中：

所述金属层的厚度在10nm至25nm的范围内。

9.根据权利要求5或6所述的方法，其中：

所述退火温度在500℃～600℃之间。

10.根据权利要求5所述的方法，其中所述接触层(111)的厚度在15nm至35nm的范围内。

11.根据权利要求1所述的方法，其中，在所述步骤f)中，在填充所述第一导电材料(280)之前还包括：

进行第二退火操作，以修整在填充第一导电材料之前已形成的结构。