[发明专利]底部漏极LDMOS功率MOSFET的结构及制备方法有效
| 申请号： | 201010147337.7 | 申请日： | 2010-03-17 |
| 公开（公告）号： | CN101840934A | 公开（公告）日： | 2010-09-22 |
| 发明（设计）人： | 弗朗索瓦·赫伯特 | 申请（专利权）人： | 万国半导体有限公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/06;H01L21/336 |
| 代理公司： | 上海新天专利代理有限公司 31213 | 代理人： | 王敏杰 |
| 地址： | 美国加利福尼亚*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出了带有改良漏极接头结构的横向双扩散金属氧化物半导体器件及其制备方法。这种半导体器件包括一个半导体衬底；一个位于半导体衬底上的半导体外延层；一个设置在外延层顶面上的漂流区；一个位于漂流层顶面上的源极区；一个位于源极区和漂流区之间的半导体外延层表面附近的沟道区；一个位于沟道区顶部的栅极电极上方的栅极；以及一个电连接漂流层和衬底的漏极接触沟道。接触沟道包括一个从漂流区垂直形成、穿过外延层、一直到衬底，并用导电漏极插塞填充的沟道；沿沟道的侧壁形成的电绝缘隔离片，以及一个位于漏极接触沟道上方的导电漏极带，用于将漏极接触沟道电连接到漂流区。 | ||
| 搜索关键词： | 底部 ldmos 功率 mosfet 结构 制备 方法 | ||
【主权项】：
一种半导体器件，其特征在于，包括：一个用作漏极的半导体衬底；一个位于半导体衬底上的半导体外延层；一个设置在外延层顶面上的漂流区；一个位于漂流层顶面上的源极区；一个位于源极区和漂流区之间的半导体外延层表面附近的沟道区；一个位于沟道区顶部的栅极介电层上方的导电栅极；一个位于漂流层和外延层中的漏极接触沟道，用于将漂流层电连接到半导体衬底上，漏极接触沟道包括：一个从漂流区的上表面开始、垂直穿过外延层、一直到半导体衬底，并用导电漏极插塞填充的沟道；沿漏极接触沟道的侧壁形成的电绝缘隔离片，用于从漂流层和外延层中将漏极插塞电绝缘、并阻止掺杂物扩散到漏极插塞或从漏极插塞中扩散出来；以及一个位于漏极接触沟道上方的导电漏极带，用于将漏极接触沟道电连接到漂流区。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于万国半导体有限公司，未经万国半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010147337.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
