[发明专利]像素电路、像素结构与相关的像素矩阵

权利要求书

1.一种像素电路，包含：

一驱动晶体管；

一发光单元；

一发光控制电路，用于选择性地将该发光单元导通至该驱动晶体管；

一补偿电路，耦接于该发光控制电路与该驱动晶体管的一控制端，当该补偿电路导通时，用于与该驱动晶体管形成一二极管连接结构，其中，该补偿电路包含：一补偿晶体管，包含一第一端、一第二端与一控制端，其中该补偿晶体管的该第一端耦接于该驱动晶体管的该第一端，该补偿晶体管的该第二端耦接于该驱动晶体管的该控制端；

一存储电容，包含一第一端和一第二端，其中该存储电容的该第一端耦接于该驱动晶体管的该控制端，该发光控制电路用于选择性地将该存储电容的该第二端导通至一第一电源端；以及

一写入电路，用于提供不同电压至该存储电容的该第一端与该存储电容的该第二端，

其中，该驱动晶体管另包含一第一端和一第二端，且该发光控制电路另包含：

一第一发光晶体管，包含一第一端与一第二端，其中该第一发光晶体管的该第一端耦接于该发光单元，该第一发光晶体管的该第二端耦接于该驱动晶体管的该第一端与该补偿电路；以及

一第二发光晶体管，包含一第一端与一第二端，其中该第二发光晶体管的该第一端耦接于该驱动晶体管的该第二端与该第一电源端，该第二发光晶体管的该第二端耦接于该存储电容的该第二端，

其中，该第一发光晶体管的一控制端与该第二发光晶体管的一控制端用于接收同一个发光信号，

其中，该写入电路包含：

一第一写入晶体管，包含一第一端、一第二端与一控制端，其中该第一写入晶体管的该第一端耦接于该驱动晶体管的该控制端，该第一写入晶体管的该第二端用于接收一系统高电压或一系统低电压，该第一写入晶体管的该控制端用于接收一第一控制信号；以及

一第二写入晶体管，包含一第一端、一第二端与一控制端，其中该第二写入晶体管的该第一端耦接于该存储电容的该第二端，该第二写入晶体管的该第二端用于接收一数据电压，该第二写入晶体管的该控制端用于接收一第二控制信号，其中该补偿晶体管的该控制端用于接收一第三控制信号，以检测该驱动晶体管的临界电压，在该补偿电路将检测到的临界电压存储于该存储电容的第一端之后，该发光控制电路会选择性地将该存储电容的该第二端导通至该第一电源端，以自该第一电源端接收该系统低电压，该数据电压因为电容耦合而自该存储电容的该第二端被写入至该驱动晶体管的控制端，该写入电路还用于提供该系统高电压至该存储电容的第一端，以重置该驱动晶体管的该控制端电压。

2.如权利要求1所述的像素电路，其中，该第一控制信号、该第二控制信号与该第三控制信号分别用于提供一第一脉冲、一第二脉冲与一第三脉冲，该第二脉冲部分重叠于该第一脉冲与该第三脉冲。

3.如权利要求2所述的像素电路，其中，该第一脉冲、该第二脉冲与该第三脉冲具有相同的脉冲宽度。