[发明专利]一种采用异质结结构的可控硅及其制造方法

说明书

本发明公开了一种采用异质结结构的可控硅，包括P型穿通区、N型长基区、P+阳极区、P型短基区；P型短基区与P型穿通区之间设有沟槽；P型穿通区、N+阴极区、P型短基区上侧均覆有氮化硅钝化层；P型短基区上侧还设有门极；本发明的制作工艺包括：硅片双面抛光、氧化、穿通区光刻、穿通扩散、短基区扩散、浓硼区光刻、浓硼区扩散、阴极区光刻、生长碳化硅外延、碳化硅刻蚀、沟槽光刻、沟槽腐蚀、氮化硅钝化、玻璃钝化、引线孔光刻、蒸铝、铝反刻、铝合金、背金。本发明减小了常温下可控硅的触发电流，避免了发射区重掺杂效应的发生，提高了可控硅在高温下工作的稳定性。

技术领域

本发明属于半导体分立器件领域，尤其涉及一种采用异质结结构的可控硅及其制造方法。

背景技术

可控硅是一种常见的三端器件，通过施加合适的栅极电流可以触发器件进入导通状态。触发电流由栅极偏置电路提供，触发电流过大意味着栅极偏置电路功耗大、触发电路复杂，为了降低栅极偏置电路的功耗，在一定的范围内减小触发电流是有必要的。为了减小常温下可控硅的触发电流，工艺上常用的一种方法是提高N⁺阴极区的掺杂浓度，减小P型短基区的掺杂浓度，减小NPN三极管有效基区宽度，使得可控硅体内NPN三极管的放大系数变大，从而起到减小触发电流的作用。然而对N⁺阴极区进行重掺杂有可能会导致发射区重掺杂效应，N⁺阴极区(NPN三极管的发射区)的禁带宽度变窄，造成NPN管发射区内少子电流增大，使得NPN三极管放大系数减小，可控硅的触发电流反而会增大；而减小NPN三极管有效基区宽度通常会导致可控硅击穿电压降低。

另一方面，较小触发电流的可控硅工作在高温条件下时，体内三极管的放大系数会随温度升高而增大，可控硅触发电流减小，误触发概率大大增加，这会影响到器件和电路的正常工作，严重时甚至使可控硅一直处于导通状态，失去开关的作用。因此，可控硅在高温条件下工作时稳定性的问题变得不容忽视。

发明内容

本发明的目的在于克服现有技术存在的以上问题，提供一种采用异质结结构的可控硅及其制造方法，目的是减小常温下可控硅的触发电流，避免发射区重掺杂效应的发生，提高可控硅在高温下工作的稳定性。

为实现上述技术目的，达到上述技术效果，本发明通过以下技术方案实现：

一种采用异质结结构的可控硅，包括P型穿通区、N型长基区、P+阳极区、P型短基区，P型穿通区设于N型长基区两侧，N型长基区上侧设有P型短基区，N型长基区下侧设有P+阳极区，P+阳极区下侧与阳极相连；

所述P型短基区上侧设有N+阴极区，N+阴极区上侧与阴极相连；

所述P型短基区与P型穿通区之间设有沟槽；

所述P型穿通区、N+阴极区、P型短基区上侧均覆有氮化硅钝化层；

所述P型短基区上侧还设有门极。

进一步地，所述P型穿通区、N型长基区、P+阳极区、P型短基区的材料均为硅，N+阴极区的材料为碳化硅。

进一步地，所述N+阴极区的材料为宽禁带半导体材料，该宽禁带半导体材料采用氮化镓或砷化镓。

本发明还提供一种采用异质结结构的可控硅制造方法，所述方法包括以下步骤：衬底材料准备、氧化、穿通区光刻、穿通扩散、短基区扩散、浓硼区光刻、浓硼区扩散、阴极区光刻、N型掺杂碳化硅外延生长、碳化硅刻蚀、沟槽光刻、沟槽腐蚀、氮化硅钝化、玻璃钝化、引线孔光刻、蒸铝、铝反刻、铝合金、背面金属化。

进一步地，所述衬底材料准备步骤中选择N型半导体硅片，所选N型半导体硅片电阻率为30～300Ω·cm，硅片厚度为230～300μm，并进行双面抛光。

进一步地，所述氧化步骤的条件是氧化温度为1000℃～1100℃，时间为4h～8h，氧化层的厚度为1.4μm～2μm。