[发明专利]i．MX6系列处理器上电顺序的控制方法及装置

说明书

本发明提供一种i.MX6系列处理器上电顺序的控制方法及装置，其中的方法包括：分别通过电源管理芯片的VSNVS脚、SW1A/B脚、SW1C脚、SW2脚、SW3A/B脚、VREFDDR脚向i.MX6系列处理器的VDD_SNVS脚、VDDARM脚、VDDSOC脚、VDDHIGH脚、VDDDRAM脚、DRAM_VREF脚供电；通过5V转3.3V电源芯片的OUT脚同时向i.MX6系列处理器的规定引脚供电；通过24V转5V电源芯片的OUT脚向i.MX6系列处理器的USB_VBUS脚供电。利用本发明无需增加额外成本就可以控制i.MX6系列处理器的上电顺序。

技术领域

本发明涉及i.MX6系列处理器供电技术领域，更为具体地，涉及一种i.MX6系列处理器上电顺序的控制方法及装置。

背景技术

目前，对i.MX6系列处理器的上电顺序的控制由单片机或CPLD(ComplexProgrammable Logic Device，复杂可编程逻辑器件)逻辑控制完成，但是，单片机或CPLD的价格较高，使用单片机或CPLD控制i.MX6系列处理器的上电顺序会增加额外的成本。

发明内容

鉴于上述问题，本发明的目的是提供一种i.MX6系列处理器上电顺序的控制方法及装置，以解决使用单片机或CPLD控制i.MX6系列处理器的上电顺序成本较高的问题。

一方面，本发明提供的i.MX6系列处理器上电顺序的控制装置，包括电源管理芯片、5V转3.3V电源芯片和24V转5V电源芯片；其中，电源管理芯片的SW1A/B引脚与i.MX6系列处理器的VDDARM引脚连接；电源管理芯片的SW1C引脚与i.MX6系列处理器的VDDSOC引脚连接；电源管理芯片的SW2引脚与i.MX6系列处理器的VDDHIGH引脚连接；电源管理芯片的SW3A/B引脚与i.MX6系列处理器的VDDDRAM引脚连接；电源管理芯片的VREFDDR引脚与i.MX6系列处理器的DRAM_VREF引脚连接；电源管理芯片的VGEN1引脚与i.MX6系列处理器的NVCC_RGMII引脚连接；电源管理芯片的VSNVS引脚与i.MX6系列处理器的VDD_SNVS引脚连接；电源管理芯片的I2C引脚与i.MX6系列处理器的I2C引脚连接；电源管理芯片的VGEN6引脚与5V转3.3V电源芯片的EN引脚连接；5V转3.3V电源芯片的OUT引脚分别与i.MX6系列处理器的NVCC_CSI引脚、NVCC_EIM引脚、NVCC_ENET引脚、NVCC_GPIO引脚、NVCC_LCD引脚、NVCC_NANDF引脚、NVCC_SD引脚、NVCC_JTAG引脚连接；5V转3.3V电源芯片的PG引脚与24V转5V电源芯片EN引脚连接；24V转5V电源芯片的OUT引脚与i.MX6系列处理器的USB_VBUS引脚连接。

另一方面，本发明提供的i.MX6系列处理器上电顺序的控制方法，包括：

步骤1：通过电源管理芯片的VSNVS引脚向i.MX6系列处理器的VDD_SNVS引脚输出3V电压；

步骤2：通过电源管理芯片的SW1A/B引脚向i.MX6系列处理器的VDDARM引脚输出1.375V电压；同时，通过电源管理芯片的SW1C引脚向i.MX6系列处理器的VDDSOC引脚输出1.375V电压；

步骤3：通过电源管理芯片的SW2引脚向i.MX6系列处理器的VDDHIGH引脚输出3V电压；

步骤4：通过电源管理芯片的SW3A/B引脚向所述i.MX6系列处理器的VDDDRAM引脚输出1.5V电压；同时，通过电源管理芯片的VREFDDR引脚向i.MX6系列处理器的DRAM_VREF引脚输出0.75V电压；

步骤5：通过5V转3.3V电源芯片的OUT引脚同时向i.MX6系列处理器的NVCC_CSI引脚、NVCC_EIM引脚、NVCC_ENET引脚、NVCC_GPIO引脚、NVCC_LCD引脚、NVCC_NANDF引脚、NVCC_SD引脚、NVCC_JTAG引脚输出3.3V电压；