[发明专利]存储器阵列及其读、编程、擦除操作方法

权利要求书

1.一种存储器阵列，包括多个存储列，每一个所述存储列包括多个闪存单元；其特征在于，

所述多个存储列划分成至少两个块，相邻的两个所述块之间至少设置有一个源下拉列；

其中，所述源下拉列包括多个闪存单元；

所述源下拉列中的每一个闪存单元的选择栅和所述多个存储列中与其处于同一行的闪存单元的选择栅耦接至同一字线；

所述源下拉列中的每一个闪存单元的控制栅和所述多个存储列中与其处于同一行的闪存单元的控制栅耦接至同一控制栅线；

所述源下拉列中的每一个闪存单元的擦除栅和所述多个存储列中与其处于同一行的闪存单元的擦除栅耦接至同一擦除栅线；

所述源下拉列中的每一个闪存单元的源极耦接至所述多个存储列中与其处于同一行的闪存单元的源极；

所述源下拉列中的每一个闪存单元的漏极接收下拉控制信号；

每一列所述存储列中闪存单元的漏极耦接至与所述存储列相对应的位线。

2.根据权利要求1所述的存储器阵列，其特征在于，

所述多个存储列中第m行的闪存单元的控制栅与所述多个存储列中第m+1行的闪存单元的控制栅互相耦接，并耦接至对应的控制栅线；

所述多个存储列中第m行的闪存单元的擦除栅与所述多个存储列中第m+1行的闪存单元的擦除栅互相耦接，并耦接至对应的擦除栅线；

所述多个存储列中第m行的闪存单元的源极与所述多个存储列中第m+1行的闪存单元的源极接收源线信号；

其中，m≥1且为奇数。

3.根据权利要求1所述的存储器阵列，其特征在于，所述多个存储列的数量为8的正整数倍。

4.根据权利要求1所述的存储器阵列，其特征在于，每一个块包含的存储列的数量为2的正整数次幂。

5.根据权利要求4所述的存储器阵列，其特征在于，每一个块包含的存储列的数量为8，相邻的所述两个块之间设置有两个源下拉列。

6.根据权利要求1至5任一项所述的存储器阵列，其特征在于，所述闪存单元为叠栅闪存单元。

7.一种如权利要求1至6任一项所述的存储器阵列的读操作方法，其特征在于，包括：

控制所述下拉控制信号为0V，并对所述位线、字线、控制栅线和擦除栅线进行电压配置，使得所述多个存储列中被选中的所述闪存单元被读取。

8.根据权利要求7所述的读操作方法，其特征在于，对所述闪存单元耦接的位线、字线、控制栅线和擦除栅线进行电压配置包括：

施加0.5V至1V的电压至所述被选中的闪存单元耦接的位线；

施加2V至3V的电压至所述被选中的闪存单元耦接的字线；

施加2V至3V的电压至所述被选中的闪存单元耦接的控制栅线；

施加0V的电压至所述被选中的闪存单元耦接的擦除栅线。

9.一种如权利要求1至6任一项所述的存储器阵列的编程操作方法，其特征在于，包括：

对所述位线、字线、控制栅线、擦除栅线以及所述下拉控制信号进行电压配置，使得所述多个存储列中被选中的所述闪存单元被编程，且所述源下拉列的闪存单元不被编程。

10.根据权利要求9所述的编程操作方法，其特征在于，对所述闪存单元耦接的位线、字线、控制栅线、擦除栅线以及所述下拉控制信号进行电压配置包括：

控制所述下拉控制信号为2V至3V；

施加0.1V至0.5V的电压至所述被选中的闪存单元耦接的位线；

施加0.8V至1.2V的电压至所述被选中的闪存单元耦接的字线；

施加10V至11V的电压至所述被选中的闪存单元耦接的控制栅线；

施加4V至5V的电压至所述被选中的闪存单元耦接的擦除栅线。