[发明专利]自对准多重图形掩膜的形成方法

说明书

一种自对准多重图形掩膜的形成方法，包括：提供具有第一区域和第二区域的待刻蚀层；在待刻蚀层表面依次形成牺牲膜、第一掩膜和第二掩膜；刻蚀部分第二掩膜、第一掩膜和牺牲膜，直至暴露出待刻蚀层表面为止，在待刻蚀层的第一区域表面形成第一掩膜结构，在待刻蚀层的第二区域表面形成第二掩膜结构，第一掩膜结构包括第一牺牲层、第一掩膜层和第二掩膜层，第二掩膜结构包括第二牺牲层、第三掩膜层和第四掩膜层；去除第一掩膜层，并减小第三掩膜层的尺寸；之后，在第一牺牲层的侧壁表面形成第一侧墙掩膜，在第二牺牲层和第三掩膜层的侧壁表面形成第二侧墙掩膜；在刻蚀第一掩膜层和第三掩膜层之后，去除第四掩膜层和第一牺牲层。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种自对准多重图形掩膜的形成方法。

背景技术

随着半导体技术的不断进步，半导体器件的工艺节点正不断减小。然而，由于受到现有的光刻工艺精度的限制，以现有的光刻工艺形成的掩膜图形难以满足半导体器件特征尺寸持续减小的需求，遏制了半导体技术的发展。

为了在现有的光刻工艺的基础上，能够进一步缩小半导体器件的尺寸，现有技术提出了一种双重图形化工艺。其中，尤其以自对准双重图形化(Self-Aligned DoublePatterning，SADP)工艺因其工艺简单而被广泛应用。图1至图3是现有技术的采用自对准双重图形化工艺形成掩膜的过程的剖面结构示意图。

请参考图1，提供待刻蚀层100，所述待刻蚀层100表面具有牺牲层101，所述牺牲层101采用现有的光刻工艺形成。

请参考图2，在所述牺牲层101两侧的待刻蚀层100表面形成侧墙掩膜103a。

请参考图3，形成侧墙掩膜103a后，去除所述牺牲层101(如图3所示)。在去除所述牺牲层101之后，所述侧墙掩膜103a作为刻蚀所述待刻蚀层100的掩膜。

然而，现有技术所形成的侧墙掩膜的形貌不良，以所述侧墙掩膜刻蚀待刻蚀层所形成的半导体结构的形貌不良。

发明内容

本发明解决的问题是提供一种自对准多重图形掩膜的形成方法，。

为解决上述问题，本发明提供一种自对准多重图形掩膜的形成方法，包括：提供待刻蚀层，所述待刻蚀层具有第一区域和第二区域；在所述待刻蚀层表面形成牺牲膜、第一掩膜和第二掩膜，所述第一掩膜位于牺牲膜的表面，所述第二掩膜位于第一掩膜表面；刻蚀部分所述第二掩膜、第一掩膜和牺牲膜，直至暴露出待刻蚀层表面为止，在待刻蚀层的第一区域表面形成第一掩膜结构，在待刻蚀层的第二区域表面形成第二掩膜结构，所述第一掩膜结构投影于待刻蚀层表面的图形具有第一尺寸，所述第二掩膜结构投影于待刻蚀层表面的图形具有第二尺寸，所述第二尺寸大于第一尺寸，所述第一掩膜结构包括由所述牺牲膜刻蚀形成的第一牺牲层、由第一掩膜刻蚀形成的第一掩膜层、以及由第二掩膜刻蚀形成的第二掩膜层，所述第二掩膜结构包括由所述牺牲膜刻蚀形成的第二牺牲层、由第一掩膜刻蚀形成的第三掩膜层、以及由第二掩膜刻蚀形成的第四掩膜层；刻蚀所述第一掩膜层和第三掩膜层，去除所述第一掩膜层，并使所述第三掩膜层投影于待刻蚀层表面的图形尺寸减小；在刻蚀所述第一掩膜层和第三掩膜层之后，在第一牺牲层的侧壁表面形成第一侧墙掩膜，在第二牺牲层和第三掩膜层的侧壁表面形成第二侧墙掩膜；在刻蚀所述第一掩膜层和第三掩膜层之后，去除所述第四掩膜层；在形成所述第一侧墙掩膜和第二侧墙掩膜之后，去除所述第一牺牲层。

可选的，在形成所述第一侧墙掩膜和第二侧墙掩膜之后，去除所述第四掩膜层。

可选的，所述刻蚀第一掩膜层和第三掩膜层的工艺为各向同性的干法刻蚀工艺，在去除第一掩膜层之后，所述第二掩膜层下落至第一牺牲层的顶部表面。

可选的，在去除所述第四掩膜层的同时，去除所述第二掩膜层。

可选的，所述刻蚀第一掩膜层和第三掩膜层的工艺为各向同性的湿法刻蚀工艺，在去除第一掩膜层时，所述第二掩膜层同时被剥离去除。