[发明专利]使用垂直型NPN晶体管的静电放电夹

说明书

技术领域

本发明涉及普通静电放电夹，但特别的是采用了垂直NPN晶体管构造。

背景技术

双极电路的输入终端必须装备有静电放电夹以保护双极电路，尤其是敏感输入电路。整体可以由一个电容量100p的电容和一个1500欧姆的电阻串联并使电容电压有时能达到1万伏。因此，整体可以提供一个足够大的峰值电压和电流并在变为一个低电压时使电路工作。通常针对静电放电电压的保护方法是将输入终端安置或连接到负掺杂区域并且半导体衬底是正掺杂。由此产生的PN结或二极管将通过释放一个大值负电压到衬底来使输入终端保持一个相对于衬底的低值负电压。这是更有效的正静电放电电压，然而，因为反向偏置的二极管不能够固定足够低的电压以防止电路被损坏。静电放电电路在两个方向保持固定是有必要的。迄今为止通过连接输入终端和侧向NPN晶体管防止电压放电的方法已经被应用于MOS电路中。本发明采用双极型电路和能够有积极正反静电放电电压的biCMOS电路，这对于新颖的钳制十分有效。

发明内容

本发明的目的是一种改进的静电放电夹。

本发明的另一个目的是一种能够有效正反静电放电的改进的钳制。

本发明的另一个目的是一种更有效的包含双极型电路和biCMOS电路的钳制。

本发明更长远的一个目的是包含一个在输入终端电压大于晶体管BV_ces之后能够固定晶体管BV_ceo的输入终端的垂直型NPN晶体管的静电放电夹。

本发明的技术解决方案

垂直NPN晶体管安放在P-掺杂衬底上的N-掺杂区域。晶体管的基极和发射极通过包含基极区域电阻的电阻元件相连接。

在运行时，集电极和基极的钳制断开以限制正静电放电。低于BV_ces时，钳制可视作开路。大于BV_ces时，由于晶体管的集电极和基极断开而使晶体管导通电流。由于晶体管的几何形状如此，从而导致部分通过基极电阻的击穿电流在基极电阻上形成压降。发射极放置在具有最高电势的基极的尽头。发射极在基极尽头很少的区域具有低电势。当这种压降低于发射极和基极之间正向电压时，晶体管正常工作。当晶体管运行时并且电流流通在发射极，在静电放电脉冲之后的雪崩效应导致的击穿电压迅速恢复到BV_ceo并保持到发射极电流降低至一定低水平。因此，钳制通过限制一定水平的损耗功率来防止损害。

在采用图形对发明进行详细描述和追加权利要求时，本项发明的目的和特性会更加显而易见。

对比文献，发明专利：静电保护结构，申请号：201010594706.7

附图说明

图1是依照本发明的一个使用垂直NPN晶体管的静电放电夹。

图2和图3分别是图1中器件的剖视图和主视图。

图4和图5分别是图1中器件的截面视图和平面视图。

图6和图7分别是依照本发明双线夹的主视图和原理图。

图8和图9分别是能替代发明的一种主视图和剖面图。

图10和图11分别是另一种能体现本发明的主视图和剖面图。

图12和图13分别是等同于图2和图6的biCMOS剖视图。

具体实施方式

现参照附图，图1是依照本发明的静电放电夹示意图。这个钳制包含一个拥有连接到输入终端12的集电极和连接到衬底的发射极的垂直的NPN晶体管10。一个电阻Rb连接到晶体管的基极和发射极。

一个衬底二极管14与晶体管10平行连接，二极管的阴极连接到输入管12，二极管的阳极连接到衬底。这个钳夹安装在p掺杂衬底表面上的n掺杂槽座上。图2和图3分别是图1中器件的剖视图和主视图。P掺杂衬底20的表面上有N-掺杂的外延层22。P掺杂绝缘区域24限定了外延层22上的绝缘区或槽座。图1中的这个NPN晶体管钳制是安置在绝缘槽座上，槽座上一个在衬底20和绝缘外延层22之间的N-掺杂掩埋层作为集电极，一个P-掺杂区域28作基极，一个N-掺杂区域30作发射极。一个P-掺杂伸卡球32安置在外延层到掩埋层26的表面以便提供一个与集电极间的低阻值面接触。一个n掺杂扩散层33用来与伸卡球32面接触。