[发明专利]快闪存储器编程及读取的方法

说明书

技术领域

本发明涉及一种快闪存储器，尤其涉及快闪存储器存储最后编程逻辑页数，作为判断编程次数，以执行读取的方法。

背景技术

由于非易失性的快闪存储器(Flash Memory)，不需要电力维持数据的存储，不仅具有较快的清除(Erase)、编程(Program)及读取(read)的速度，体积小且存储密度高，已成为主要数据的存储装置。

快闪存储器一般依据一存储器单元(Cell)可存储的位数据(Bit)，分为单层单元(Single Level Cell，简称SLC)、多层单元(Multi Level Cell，简称MLC)、三层单元(Triple Level Cell，简称TLC)及四层单元(Quad Level Cell，简称QLC)等快闪存储器。其中单层单元(SLC)可存储一位数据，多层单元(MLC)可存储二位数据，三层单元(TLC)可存储三位数据，而四层单元(QLC)可存储四位数据。

如图1所示，为现有技术MLC快闪存储器编程的电压分布。以MLC快闪存储器为例，MLC快闪存储器分割成多个存储器区块(Block)，用以存储数据。每一存储器区块包含多列的多层单元10构成256个逻辑页，每个逻辑页具有相对应的逻辑地址，以利数据存取控制。其中每一多层单元10包含一下层逻辑页(Lower page)L及一上层逻辑页(Higher page)H，每一逻辑页包含数个存储器电路单位11，利用存储器电路单位11负载不同的电压，区分出所代表的不同数字信号。多层单元10后另设一单层单元F，包含二个标志电路单位20，利用标志电路单位20负载不同的电压，可区分出代表的一次编程或二次编程，以作为标示多层单元10编程次数的标志(Flag)。

MLC快闪存储器编程时，对多层单元10的存储器电路单位11采用逐次增加电压的方式，以避免过大的电压破坏存储器。未编程前，多层单元10的存储器电路单位11的电压维持在清除电压，而单层单元F的标志电路单位20则维持在代表一次编程标志电压21。一次编程时，对多层单元10的下层逻辑页L增加预设的电压，将存储器电路单位11形成不同负载的清除电压12与一次编程电压13，而标志电路单位20则仍在代表一次编程标志电压21。读取时，先利用预设的标志临界电压Vf，判断标志电路单位20在一次编程标志电压21的标志，多层单元10仅为一次编程，再利用预设的一次编程临界电压V1分辨下层逻辑页L的存储器电路单位11的电压，即可区分出代表数字信号的[1]或[0]，而读取存储的数据。

MLC快闪存储器二次编程时，对多层单元10的上层逻辑页H增加预设的电压，将上层逻辑页H的存储器电路单位11形成四种不同负载的二次编程电压14、15、16及17，并将标志电路单位20改变至代表二次编程标志电压22。读取时，先利用预设的标志临界电压Vf，判断标志电路单位20在二次编程标志电压22的标志，多层单元10已经二次编程，可利用预设的二次编程临界电压V2、V3及V4分辨上层逻辑页H的存储器电路单位11的电压，即可区分出代表数字信号的[11]或[10]或[01]或[00]，而读取存储的数据。

但是MLC快闪存储器编程次数的标志电压，常受编程增加电压的影响，无法正确判读编程次数，以致选取错误的临界电压，导致读取失败。因此，另有现有技术美国专利US8107291，揭露在读取快闪存储器的存储器区块时，利用预先存储的无用数据(Dummy Data)，先将所有的存储器单元完成二次编程，就可不用判断编程标志电压，直接利用预设的二次编程临界电压读取存储器区块，而可删除编程次数标志的功能及单层单元F的构成，达到增加存储容量的目的。

然而，前述专利案读取快闪存储器时，需耗费时间将所有的存储器单元完成二次编程，再读取及处理无用数据，不仅降低读取快闪存储器的效率，且需空出快闪存储器的记忆空间，存储大量的无用数据，而影响存储容量。因此，快闪存储器在编程及读取方法上，仍有问题亟待解决。

发明内容

本发明的目的在提供一种快闪存储器编程及读取的方法，通过存储存储器区块最后编程逻辑页数，配合预设的逻辑页分配表，以正确判断编程次数。

本发明另一目的在提供一种快闪存储器编程及读取的方法，利用判断编程次数，直接选择正确临界电压，读取编程的存储器单元，以提高读取效率。

本发明再一目的在提供一种快闪存储器编程及读取的方法，可删除编程次数标志的功能及单层单元的构成，以简化编程及读取程序。