[发明专利]一种参考电压的驱动电路

说明书

技术领域

本发明涉及电路开发技术领域，特别涉及一种参考电压的驱动电路。

背景技术

ADC（Analog-to-Digital Converter，模数转换）技术实现将模拟信号转换为数字信号。从本质来讲，ADC的功能是基于输入模拟信号和输入参考电压的比较结果来输出数字编码。参考电压的误差和噪声都将转换为输出编码的误差，参考电压的性能直接影响ADC的性能和精度。对于一个12-bit精度的ADC设备，电源电压1.8V，若参考电压范围为电源电压大小，则输入参考电压的误差和噪声必须控制在±0.4mV以内。

在实际场景中，有许多因素会影响参考电压的性能。比如，在流水线结构ADC的级电路中，开关电容（switched-capacitor）电路从参考电压驱动电路上抽取电流来实现对电容的充放电。一方面，开关电容电路需要有稳定的参考电压以确保其输出精度，另一方面，开关的高速切换又会对参考电压电路引入较大的瞬态负载，造成参考电压的抖动。在高速ADC中，参考电压的抖动必须在较短的时间周期内实现稳定。因此，需要为高速ADC提供稳定参考电压的实现方案。

现有的参考电压驱动电路的实现方案主要分为两类：高阻抗实现技术和低阻抗实现技术。高阻抗实现技术通常采用较大的片上或片外电容，利用大电容吸收电荷的变化来维持电压的稳定。低阻抗实现技术依赖于高速电压缓冲（buffer）来提供较大的瞬态电流。低阻抗实现技术为目前高速ADC下更为常用的参考电压驱动实现方案。参见图1，显示了现有低阻抗实现技术下用于ADC的参考电压驱动电路，该电路由一个闭环负反馈环路1驱动一个开环支路2实现，参考电压Vrp和Vrn由开环驱动支路2输出，该开环驱动支路2由闭环负反馈环路1驱动。输入电压Vrpin、Vrnin和Vcmoin由带隙基准和参考电压产生电路10产生，经过单位增益负反馈环路4和环路5提供精确的电压值，再经由开环支路2输出并且提供较大的驱动电流。参考电压Vrp由PMOS（P-Channel Metal Oxide Semiconductor，P沟道金属氧化物半导体）管M11和M12产生，参考电压Vrn由NMOS（N-Channel Mental Oxide Semiconductor，N沟道金属氧化物半导体）管M13和M14产生。

现有参考电压驱动方案至少存在如下缺陷：

现有的高阻抗实现技术需要设置大容量的片外电容。因此，芯片需要增加额外的芯片焊盘和封装管脚，而且绑定线和片外电容的寄生电感会限制参考电压的建立速度。

现有的低阻抗实现技术，驱动支路一般由PMOS管和NMOS管实现。由于NMOS管载流子迁移率大于PMOS管载流子的迁移率，PMOS管M11和M12的设计尺寸要大于NMOS管尺寸（比如：在SMIC13工艺中，电子的迁移率是空穴迁移率的3倍，故PMOS管M11和M12的设计尺寸为NMOS管M13和M14尺寸的3倍）。大尺寸的PMOS管会带来较大的寄生电容。一方面，PMOS管M11的解耦电容6和M11的寄生电容形成电源线到输出端Vrp的耦合路径，降低了PSRR（Power Supply Rejection Ratio，电源抑制比），影响了电路性能；另一方面，与Vrp相连接的两个PMOS管M11和M12的寄生电容均成为输出Vrp的电容负载，导致参考电压Vrp的建立速度较慢，而为保证一定的参考电压建立速度则必然会增加电路功耗。

发明内容

本发明提供了一种参考电压的驱动电路，以解决现有方案采用片外电容方式需要增加额外的芯片焊盘和封装管脚、引入寄生电感减低建立速度的问题，以及采用大尺寸PMOS管时电路的PSRR较低、保证参考电压建立速度时会导致电路功耗过大的问题。

为达到上述目的，本发明实施例采用了如下技术方案：

本发明实施例提供的一种参考电压的驱动电路，所述驱动电路包括闭环负反馈环路和开环支路，所述开环支路中包括NMOS管M31和NMOS管M32；

NMOS管M31的漏极连接至电源VDD，NMOS管M31的栅极接入闭环负反馈环路所提供的第一偏置电压，NMOS管M31的源极输出参考电压Vrp；

NMOS管M32的漏极与NMOS管M31的源极相连接，NMOS管M32的栅极接入闭环负反馈环路所提供的第二偏置电压，NMOS管M32的源极通过隔离电器件接地，NMOS管M32的源极输出参考电压Vrn。