[发明专利]减少外延层沟槽刻蚀中浅沟槽隔离区硅氧化物缺失的方法在审
| 申请号： | 202310960964.X | 申请日： | 2023-08-01 |
| 公开（公告）号： | CN116936479A | 公开（公告）日： | 2023-10-24 |
| 发明（设计）人： | 姜林鹏;安苏阳 | 申请（专利权）人： | 上海华力集成电路制造有限公司 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238;H01L21/762 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 刘昌荣 |
| 地址： | 201203 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 本发明提供一种减少外延层沟槽刻蚀中浅沟槽隔离区硅氧化物缺失的方法，提供衬底，衬底上形成有STI以定义出有源区，有源区上形成有多个栅极叠层结构及其对应的源、漏区；在衬底上形成覆盖STI、栅极叠层结构的第一刻蚀阻挡层，之后刻蚀刻蚀阻挡层使其部分保留在STI的上方；利用光刻和刻蚀在源、漏区上形成沟槽；在沟槽的底部形成外延层，之后形成覆盖栅极叠层的层间介质层。本发明通过在曝光之前先沉积一层第一刻蚀阻挡层，然后经过湿法或者干法刻蚀去除掉部分第一刻蚀阻挡层，在浅沟槽处留有部分第一刻蚀阻挡层，在刻蚀时就实现了鳍上形成沟槽时减少了浅沟槽隔离区域的硅氧化物损失量，为层间介质层沉积以及化学机械研磨预留了足够的工艺窗口。 | ||
| 搜索关键词： | 减少 外延 沟槽 刻蚀 隔离 氧化物 缺失 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力集成电路制造有限公司，未经上海华力集成电路制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202310960964.X/，转载请声明来源钻瓜专利网。
- 上一篇：样本生成方法、模型的训练方法和撞击坑识别方法
- 下一篇：管体校正工具
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
