[发明专利]一种芯片设计中异步时钟同步化约束方法

摘要

本发明涉及一种芯片设计过程中的异步时钟的同步化约束的新理论方法。针对MCU及SOC规模的芯片电路设计，不可避免地大量存在异步时钟的情况下，在对设计进行时序约束的时候，采用同步化的概念和思想，将设计中异步时钟约束做同步归一化处理并以此对芯片电路进行约束。在满足设计要求的前提下，最大限度地减少芯片设计从逻辑综合到布局布线后门级仿真的迭代时间，从而极大减少芯片设计的时间成本，加快芯片上市速度。经过某款芯片设计的验证，较之一般的芯片约束方法，优势十分明显，取得了十分出色的效果。