[实用新型]一种基于FPGA的频综接收机快速跳频电路有效
| 申请号： | 201920247721.0 | 申请日： | 2019-02-27 |
| 公开（公告）号： | CN209390048U | 公开（公告）日： | 2019-09-13 |
| 发明（设计）人： | 付泉斌;蔡楚才 | 申请（专利权）人： | 武汉博畅通信设备有限责任公司 |
| 主分类号： | H04B1/16 | 分类号： | H04B1/16;H04B1/713;H04B1/00 |
| 代理公司： | 武汉红观专利代理事务所(普通合伙) 42247 | 代理人： | 李季 |
| 地址： | 430014 湖*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型提出了一种基于FPGA的频综接收机快速跳频电路，通过设置第一锁相环和第二锁相环组成并行双锁相环，在FPGA在捕捉到跳频控制字后，开启第一锁相环和第二锁相环，射频开关选通第一锁相环，第一锁相环进入频率f1锁定等待状态，第二锁相环进入频率f2的预锁定状态，第一锁相环的频率f1锁定后，射频开关选通第二锁相环，第一锁相环进入频率f3的预锁定状态，第二锁相环进入频率f2的锁定等待状态，如此循环，实现并行双锁相环的快速锁定；使用锁相环锁定自校准功能，锁相环的锁定时间达到36us以内；通过设置射频开关，可以突破频综接收机跳频时间受到锁相环芯片稳定时间的限制，实现锁相环的锁定时间达到18us以内。 | ||
| 搜索关键词： | 锁相环 锁定 频综接收机 射频开关 等待状态 快速跳频 跳频 相环 选通 并行 电路 本实用新型 锁相环芯片 快速锁定 控制字 自校准 捕捉 | ||
【主权项】：
1.一种基于FPGA的频综接收机快速跳频电路，其包括顺次电性连接的低噪声放大器、镜像抑制滤波器、一次下变频电路、二次下变频电路和带通滤波器，其特征在于：还包括本振电路和FPGA芯片；所述本振电路包括射频滤波器、射频开关、第一锁相环和第二锁相环；所述第一锁相环和第二锁相环分别与射频开关电性连接，射频开关、射频滤波器和一次下变频电路顺次电性连接，FPGA芯片分别与第一锁相环和第二锁相环电性连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于武汉博畅通信设备有限责任公司，未经武汉博畅通信设备有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201920247721.0/，转载请声明来源钻瓜专利网。
- 上一篇：宽输入电压范围的差分接收器电路
- 下一篇：一种通信数据用防摔型收发装置
