[实用新型]一种存算一体芯片有效
| 申请号： | 201920246685.6 | 申请日： | 2019-02-26 |
| 公开（公告）号： | CN209388707U | 公开（公告）日： | 2019-09-13 |
| 发明（设计）人： | 王绍迪 | 申请（专利权）人： | 北京知存科技有限公司 |
| 主分类号： | G11C16/08 | 分类号： | G11C16/08;G11C16/10;G11C16/12;G11C16/26 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 100083 北京市*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型提供一种存算一体芯片，该存算一体芯片中，多个多路分配器的输入端与多个DAC的输出端一一对应连接；任一多路分配器的多个输出端与所述闪存单元阵列中多行闪存单元一一对应连接，且每行闪存单元仅对应连接一个多路分配器的一个输出端；每个DAC的输入端通过一多路选择器连接多个输入接口，每个DAC对应的输入接口数量等于其对应的多路分配器所连接的闪存单元的行数。即：通过在DAC和闪存处理阵列之间设置多路分配器，能够根据实际应用需求控制DAC与闪存处理阵列中各行的匹配关系，实现DAC复用，有效减少DAC的数量。 | ||
| 搜索关键词： | 多路分配器 闪存单元 输出端 输入接口 芯片 输入端 闪存 闪存单元阵列 本实用新型 多路选择器 匹配关系 应用需求 有效减少 多行 复用 行数 | ||
【主权项】：
1.一种存算一体芯片，其特征在于，包括：多个输入接口、多个多路选择器、多个DAC、多个多路分配器以及闪存单元阵列；多个多路分配器的输入端与多个DAC的输出端一一对应连接；任一多路分配器的多个输出端与所述闪存单元阵列中多行闪存单元一一对应连接，且每行闪存单元仅对应连接一个多路分配器的一个输出端；每个DAC的输入端通过一多路选择器连接多个输入接口，每个DAC对应的输入接口数量等于其对应的多路分配器所连接的闪存单元的行数。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京知存科技有限公司，未经北京知存科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201920246685.6/，转载请声明来源钻瓜专利网。
- 上一篇：一种电脑硬盘防尘装置
- 下一篇：一种仪器仪表固定装置
