[发明专利]制造半导体装置的方法在审
| 申请号： | 201811285152.5 | 申请日： | 2018-10-31 |
| 公开（公告）号： | CN109872967A | 公开（公告）日： | 2019-06-11 |
| 发明（设计）人： | 高永珉;权赫宇;李凖原 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768;H01L23/538 |
| 代理公司： | 北京铭硕知识产权代理有限公司 11286 | 代理人： | 尹淑梅;刘美华 |
| 地址： | 韩国京畿*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供了制造半导体装置的方法，所述方法包括：在目标层上顺序地形成第一硬掩模层、第二硬掩模层和光致抗蚀剂层；对光致抗蚀剂层进行图案化以形成光致抗蚀剂图案；将光致抗蚀剂图案用作蚀刻掩模顺序地对第二硬掩模层和第一硬掩模层进行图案化以形成第一硬掩模图案和位于第一硬掩模图案上的第二硬掩模图案；将第一硬掩模图案和第二硬掩模图案用作蚀刻掩模来蚀刻目标层，其中，第二硬掩模层包括掺杂杂质的非晶硅。 | ||
| 搜索关键词： | 硬掩模图案 硬掩模层 光致抗蚀剂图案 半导体装置 蚀刻掩模 图案化 光致抗蚀剂层 蚀刻目标层 掺杂杂质 抗蚀剂层 非晶硅 目标层 制造 | ||
【主权项】：
1.一种制造半导体装置的方法，所述方法包括：在目标层上顺序地形成第一硬掩模层、第二硬掩模层和光致抗蚀剂层；对光致抗蚀剂层进行图案化以形成光致抗蚀剂图案；将光致抗蚀剂图案用作蚀刻掩模顺序地对第二硬掩模层和第一硬掩模层进行图案化，以分别形成第一硬掩模图案和位于第一硬掩模图案上的第二硬掩模图案；并且将第一硬掩模图案和第二硬掩模图案用作蚀刻掩模来蚀刻目标层，其中，第二硬掩模层包括掺杂杂质的非晶硅。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811285152.5/，转载请声明来源钻瓜专利网。
- 上一篇：基板吸附装置
- 下一篇：半导体装置组合件、半导体装置及其制作方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
