[发明专利]应用FPGA的嵌入式实时操作系统时间性能测试系统

摘要

本发明属于软件测评技术领域，具体涉及一种应用FPGA的嵌入式实时操作系统时间性能测试系统。为准确测量嵌入式实时操作系统的时间性能指标，本发明提供了一种嵌入式操作系统时间性能测量系统，其通过FPGA触发激励信号及测量参数配置，目标机上时间性能测试程序运行，FPGA接收响应信号，FPGA计算时间间隔，时间间隔数据存储和数据据转发至上位机，上位机进行时间性能分析。本发明技术方案采用FPGA测量与目标机测试功能相结合的测试方案，将计时功能与外部激励由FPGA实现，减少测试程序中的系统调用，减小信号延迟时间，提高了嵌入式实时操作系统时间性能测试的灵活性。

主权项

1.一种应用FPGA的嵌入式实时操作系统时间性能测试系统，其特征在于，所述时间性能测试系统分为FPGA模块和被测端模块；所述FPGA模块包括：工作指令信号生成模块、第一时间记录模块、响应信号接收模块、第四时间记录模块、第一时间间隔运算模块、存储模块；所述被测端模块包括：工作任务执行模块响应信号生成模块；其中，所述工作指令信号生成模块用于向目标机提供工作指令信号，第一时间记录模块用于记录下发出工作指令信号时的第一时间，作为时间测量起始点；所述工作任务执行模块用于在目标机接收到工作指令信号后，根据工作指令信号执行对应工作任务；所述响应信号生成模块用于在工作任务执行模块完成工作任务后，生成响应信号，并输出；所述响应信号接收模块用于接收所述响应信号；所述第四时间记录模块用于采用FPGA模块自身的时间基准进行计数，记录下所述响应信号的接收时间，即第四时间，作为时间测量终止点；所述第一时间间隔运算模块用于对第一时间和第四时间之间的时间间隔进行运算，获得第一时间间隔；所述存储模块对测量的多组时间间隔数据进行存储并转发至上位机；然后由上位机对收到的时间间隔数据进行统计分析，获得时间性能测试结果。