[发明专利]沟槽式金属氧化物半导体肖特基势垒晶体管制备方法有效
| 申请号： | 201811044717.0 | 申请日： | 2018-09-07 |
| 公开（公告）号： | CN110890277B | 公开（公告）日： | 2022-05-10 |
| 发明（设计）人： | 王晓日;冒义祥;周俊芳 | 申请（专利权）人： | 无锡华润上华科技有限公司 |
| 主分类号： | H01L21/311 | 分类号： | H01L21/311;H01L21/67;H01L21/329 |
| 代理公司： | 华进联合专利商标代理有限公司 44224 | 代理人： | 吴平 |
| 地址： | 214028 江苏省无*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种TMBS制备方法，包括：提供半导体结构，半导体结构包括硅衬底和形成于硅衬底表面的氧化硅层，氧化硅层上定义有刻蚀窗口；刻蚀氧化硅层形成工艺孔，刻蚀步骤包括：步骤A：将半导体结构置于反应腔内；步骤B：充入第一刻蚀气体并调节射频功率为第一功率，对氧化硅层进行刻蚀，第一功率大于400W；步骤C：在氧化硅层被全部刻蚀前，调节射频功率为第二功率，对氧化硅层继续刻蚀，直至氧化硅层被完全刻蚀形成工艺孔，第二功率小于第一功率；刻蚀工艺孔下方的硅衬底并形成TMBS。上述制备方法，将氧化硅层的刻蚀分为两个阶段且在第二阶段降低射频功率，从而减小对硅表面的损伤，得到的TMBS性能较好。 | ||
| 搜索关键词： | 沟槽 金属 氧化物 半导体 肖特基势垒 晶体管 制备 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于无锡华润上华科技有限公司，未经无锡华润上华科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811044717.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
