[发明专利]数模转换器(DAC)终端有效
| 申请号： | 201810420201.5 | 申请日： | 2018-05-04 |
| 公开（公告）号： | CN108809317B | 公开（公告）日： | 2022-04-05 |
| 发明（设计）人： | 刘银才;D·A·登普西 | 申请（专利权）人： | 亚德诺半导体国际无限责任公司 |
| 主分类号： | H03M1/66 | 分类号： | H03M1/66 |
| 代理公司： | 中国贸促会专利商标事务所有限公司 11038 | 代理人： | 刘倜 |
| 地址： | 爱尔兰*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开涉及数模转换器(DAC)终端。单个或多个并联阻抗网络可以耦合到DAC，以降低DAC的交流阻抗，提高DAC速度并减少DAC建立时间。并联阻抗网络可以在终端特定情况下耦合到一个或多个DAC终端，或耦合到DAC内的节点。在例子中，单端T型终端可与DAC端子并联耦合的单端终端阻抗路，用于降低DAC参考端子处的交流阻抗，提高速度并减少建立时间。在例子中，多个阻抗网络可用于H桥终端解决方案，这对于具有或处于高电压范围内的高分辨率DAC可能有用。 | ||
| 搜索关键词： | 数模转换器 dac 终端 | ||
【主权项】：
1.一种具有并联阻抗网络的数模转换器(DAC)电路，所述DAC电路包括：一对用于施加不同电压电平的电压参考节点；设置在阻抗串中用于耦合在所述电压参考节点之间以产生多个电压信号的阻抗元件；包括至少第一终端阻抗元件和第二终端阻抗元件的终端阻抗路径，所述终端阻抗路径耦合在所述电压参考节点和至少第二终端阻抗元件之间，所述第二终端阻抗元件与所述阻抗串分流耦合；和开关网络，被配置为接收数字信号，并且作为响应，选择性地耦合所述多个生成的电压信号中的一个或多个，以生成提供所述数字信号的模拟表示的组合模拟电压DAC输出信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于亚德诺半导体国际无限责任公司，未经亚德诺半导体国际无限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810420201.5/，转载请声明来源钻瓜专利网。
- 上一篇：多串多输出数模转换器
- 下一篇：一种基于加法扩展的数字模拟转换装置
