[发明专利]一种集成四核DSP及1553B总线控制器的SIP封装电路在审
| 申请号： | 201810275500.4 | 申请日： | 2018-03-30 |
| 公开（公告）号： | CN108763144A | 公开（公告）日： | 2018-11-06 |
| 发明（设计）人： | 曲新春;王欣伟;杨博;习亮;万星;宋峙峰 | 申请（专利权）人： | 北京计算机技术及应用研究所 |
| 主分类号： | G06F15/78 | 分类号： | G06F15/78;G06F13/40 |
| 代理公司： | 中国兵器工业集团公司专利中心 11011 | 代理人： | 张然 |
| 地址： | 100854*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种集成四核DSP及1553B总线控制器的SIP封装电路，其中，包括：1553B收发器、用户I/O、配置PROM、ADC、总线驱动、FPGA、JTAG总线、FLASH、四核DSP、EMIF总线和SRAM；FPGA与四核DSP通过EMIF总线双向连接，FPGA与四核DSP通过EMIF总线双向连接，FPGA与四核DSP连接，FLASH通过EMIF总线双向连接FPGA和四核DSP，SRAM通过EMIF总线双向连接FPGA和四核DSP，1553B收发器和FPGA双向连接，配置PROM和FPGA双向连接，ADC和总线驱动单向互联，FPGA和总线驱动单向互联。本发明可在有限空间内集成多种元件裸片，有效减小计算控制器的体积和重量。 | ||
| 搜索关键词： | 双向连接 总线驱动 总线控制器 封装电路 收发器 互联 计算控制器 用户I/O 减小 裸片 配置 | ||
【主权项】：
1.一种集成四核DSP及1553B总线控制器的SIP封装电路，其特征在于，包括：1553B收发器、用户I/O、配置PROM、ADC、总线驱动、FPGA、JTAG总线、FLASH、四核DSP、EMIF总线和SRAM；FPGA与四核DSP通过EMIF总线双向连接，FPGA与四核DSP通过EMIF总线双向连接，FPGA与四核DSP连接，FLASH通过EMIF总线双向连接FPGA和四核DSP，SRAM通过EMIF总线双向连接FPGA和四核DSP，1553B收发器和FPGA双向连接，配置PROM和FPGA双向连接，ADC和总线驱动单向互联，FPGA和总线驱动单向互联。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京计算机技术及应用研究所，未经北京计算机技术及应用研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810275500.4/，转载请声明来源钻瓜专利网。
