[发明专利]半导体器件及其制造方法有效
| 申请号： | 201810246905.5 | 申请日： | 2018-03-23 |
| 公开（公告）号： | CN108878427B | 公开（公告）日： | 2023-09-19 |
| 发明（设计）人： | 山越英明;桥本孝司;阿部真一郎;大水祐人 | 申请（专利权）人： | 瑞萨电子株式会社 |
| 主分类号： | H10B43/30 | 分类号： | H10B43/30;H10B43/35;H10B43/40;H01L21/336;H01L29/792 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 李辉;崔卿虎 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本文公开了半导体器件及其制造方法。在具有ONO膜的MONOS存储器中，防止在ONO膜上方的控制栅电极的下表面的端部与ONO膜下方的半导体衬底之间发生电介质击穿和短路。当形成在ONO膜ON上方的多晶硅膜被处理以形成控制栅电极时，ONO膜不被处理。随后，形成覆盖控制栅电极的侧表面的第二偏移间隔物。然后，使用第二偏移间隔物作为掩模，处理ONO膜。这产生了ONO膜的端部在控制栅电极的栅极长度方向上分别从控制栅电极的侧表面向外突出的形状。 | ||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
【主权项】：
1.一种用于制造半导体器件的方法，包括步骤：(a)提供半导体衬底；(b)在第一区域中的所述半导体衬底上方形成包括电荷累积部分的第一绝缘膜；(c)在所述第一区域中的所述第一绝缘膜上方形成第一栅电极；(d)形成覆盖所述第一栅电极的在所述第一栅电极的栅极长度方向上的相对侧的相应侧表面的第二绝缘膜；(e)使用所述第二绝缘膜作为掩模执行蚀刻，并且由此处理所述第一绝缘膜；以及(f)使用所述第二绝缘膜作为掩模执行离子注入，并且由此在所述第一区域中的所述半导体衬底的顶表面处形成第一源极/漏极区域，其中包括所述第一栅电极和所述第一源极/漏极区域的第一晶体管形成非易失性存储元件。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社，未经瑞萨电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810246905.5/，转载请声明来源钻瓜专利网。
