[发明专利]用于极小节距集成电路测试的设备和构造方法在审
| 申请号： | 201810236412.3 | 申请日： | 2018-03-21 |
| 公开（公告）号： | CN108630562A | 公开（公告）日： | 2018-10-09 |
| 发明（设计）人： | M·雅各布斯 | 申请（专利权）人： | 马维尔国际贸易有限公司 |
| 主分类号： | H01L21/66 | 分类号： | H01L21/66 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 酆迅;吕世磊 |
| 地址： | 巴巴多斯*** | 国省代码： | 巴巴多斯;BB |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 公开了一种用于极小节距集成电路测试的装置，包括该装置的构造和使用的方法。该装置包括：一个或多个重分布层(RDL)的衬底、多个竖直互连通路(过孔)柱、支撑衬底的材料以及保护多个过孔柱的另一材料。使用半导体晶片制作工艺来制作该装置，有效地使得该装置能够测试具有小于50um的焊盘节距间隔的一个或多个IC裸片。 | ||
| 搜索关键词： | 集成电路测试 小节距 衬底 半导体晶片 互连通路 制作工艺 重分布层 有效地 焊盘 节距 孔柱 竖直 测试 支撑 制作 | ||
【主权项】：
1.一种用于测试集成电路(IC)裸片的方法，所述方法包括：将IC裸片与探针卡对准，所述探针卡包括：衬底，所述衬底由一个或多个重分布层(RDL)制作并且具有在所述衬底的顶表面处的多个互连点；多个竖直互连通路(过孔)柱，每个过孔柱被附接在所述衬底的底表面处，并且通过被布线穿过所述衬底的导电迹线电连接到所述顶表面处的相应互连点；在所述衬底的所述顶表面上的衬底支撑材料，所述衬底支撑材料围绕每个互连点的周界并且暴露每个互连点；以及围绕所述多个过孔柱的保护性材料，所述保护性材料被填充以使得所述多个过孔柱的基部由所述保护性材料保护，并且所述多个过孔柱的尖端保持被暴露；将所述IC裸片接合到所述探针卡，所述接合使得所述多个过孔柱的所述尖端与所述IC裸片的相应测试接触点进行电接触；以及测试所述IC裸片，所述测试使得信号通过所述探针卡的所述多个过孔柱和所述衬底被传达到所述IC裸片或从所述IC裸片被传达。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于马维尔国际贸易有限公司，未经马维尔国际贸易有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810236412.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
