[发明专利]多存储列SDRAM控制方法以及SDRAM控制器在审
| 申请号： | 201810229116.0 | 申请日： | 2018-03-20 |
| 公开（公告）号： | CN108628778A | 公开（公告）日： | 2018-10-09 |
| 发明（设计）人： | 小松孝彰 | 申请（专利权）人： | 发那科株式会社 |
| 主分类号： | G06F13/16 | 分类号： | G06F13/16 |
| 代理公司： | 北京银龙知识产权代理有限公司 11243 | 代理人： | 范胜杰;文志 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种多存储列SDRAM控制方法以及SDRAM控制器，其在构成多存储列SDRAM的情况下，也能够防止性能的降低，并将部件个数的增加抑制为最小限。在将多个SDRAM装置的数据总线进行连接而构成的多存储列SDRAM的控制方法中，对于所述多个SDRAM装置的中的各个SDRAM装置，通过仅将针对作为访问对象的存储列的SDRAM装置的数据掩码信号否定，来执行数据的读或写。 | ||
| 搜索关键词： | 多存储 数据掩码信号 访问对象 数据总线 存储 | ||
【主权项】：
1.一种多存储列SDRAM控制方法，该多存储列SDRAM是将多个SDRAM装置的数据端口进行连接而构成的，其特征在于，对于所述多个SDRAM装置中的各个SDRAM装置，通过仅将针对作为访问对象的存储列的SDRAM装置的数据掩码信号否定，来执行向所述存储列的访问。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于发那科株式会社，未经发那科株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810229116.0/，转载请声明来源钻瓜专利网。
- 上一篇：动态和自适应中断合并的系统和方法
- 下一篇：存储器装置及其方法、存储器系统
