[发明专利]一种降低快闪存储器比特错误率的方法在审
| 申请号： | 201810030688.6 | 申请日： | 2018-01-12 |
| 公开（公告）号： | CN108108265A | 公开（公告）日： | 2018-06-01 |
| 发明（设计）人： | 许豪江;李庭育;魏智汎;黄中柱 | 申请（专利权）人： | 江苏华存电子科技有限公司 |
| 主分类号： | G06F11/10 | 分类号： | G06F11/10 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 226300 江苏*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种降低快闪存储器比特错误率的方法，包括闪存控制装置和多个闪存芯片，闪存控制装置通过总线连接多个闪存芯片，闪存控制装置内设有闪存指令控制装置和调整电压装置，闪存指令控制装置可以对闪存芯片写入、抹除和读取指令，调整电压装置可以调整闪存芯片电压，本发明提供一种方法依靠调整读取电压减少闪存错误比特率或减少闪存相邻页面之间的耦合效应。 | ||
| 搜索关键词： | 闪存芯片 闪存 闪存控制装置 指令控制装置 比特错误率 快闪存储器 调整电压 读取电压 读取指令 相邻页面 总线连接 耦合效应 比特率 抹除 写入 | ||
【主权项】：
1.一种降低快闪存储器比特错误率的方法，其特征在于：包括闪存控制装置（1）和多个闪存芯片，所述闪存控制装置（1）通过总线连接多个闪存芯片，所述闪存控制装置（1）内设有闪存指令控制装置（2）和调整电压装置（3），所述闪存指令控制装置（2）对闪存芯片写入、抹除和读取指令，所述调整电压装置（3）调整闪存芯片电压。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于江苏华存电子科技有限公司，未经江苏华存电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810030688.6/，转载请声明来源钻瓜专利网。
- 上一篇：一种串口通讯的校验纠错方法
- 下一篇：容灾方法、装置及服务器
