[发明专利]用于算术递归的系统、装置和方法在审
| 申请号： | 201810001930.7 | 申请日： | 2018-01-02 |
| 公开（公告）号： | CN108268244A | 公开（公告）日： | 2018-07-10 |
| 发明（设计）人： | R·K·V·马拉迪;E·乌尔德-阿迈德-瓦尔 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G06F7/57 | 分类号： | G06F7/57;G06F12/0811;G06F12/1027 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 何焜;黄嵩泉 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请公开了用于算术递归的系统、装置和方法。例如，执行电路执行经解码的指令以将来自第一紧缩数据源操作数的最低有效紧缩数据元素位置的数据值广播到多个算术电路，并且对于第二紧缩数据源操作数的不同于最低有效紧缩数据元素位置的每个紧缩数据元素位置，对来自第二紧缩数据源操作数的该紧缩数据元素位置的数据值和来自第二紧缩数据源操作数的具有更低位置有效性的紧缩数据元素位置的所有数据值与来自第一紧缩数据源操作数的最低有效紧缩数据元素位置的经广播的数据值执行由指令定义的算术操作，并且将每个算术操作的结果存储在紧缩数据目的地操作数的与第二紧缩数据源操作数的最高有效紧缩数据元素位置对应的紧缩数据元素位置中。 | ||
| 搜索关键词： | 紧缩 数据元素位置 操作数 数据源 算术操作 递归 算术 指令 结果存储 算术电路 解码 低位置 广播 电路 申请 | ||
【主权项】：
1.一种装置，包括：解码器，用于解码指令，所述指令具有用于第一和第二紧缩数据源操作数和紧缩数据目的地操作数的字段，以及执行电路，用于执行经解码的指令以用于：将来自所述第一紧缩数据源操作数的最低有效紧缩数据元素位置的数据值广播到多个算术电路，对于所述第二紧缩数据源操作数的不同于最低有效紧缩数据元素位置的每个紧缩数据元素位置，对来自所述第二紧缩数据源操作数的所述紧缩数据元素位置的数据值和来自所述第二紧缩数据源操作数的具有更低位置有效性的紧缩数据元素位置的所有数据值与来自所述第一紧缩数据源操作数的最低有效紧缩数据元素位置的经广播的数据值执行由所述指令定义的算术操作，以及将每个算术操作的结果存储在与所述紧缩数据目的地操作数的在对应的算术操作中使用的所述第二紧缩数据源操作数的最高有效紧缩数据元素位置对应的紧缩数据元素位置中。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810001930.7/，转载请声明来源钻瓜专利网。
- 上一篇：一种基于查找的复合域乘法装置
- 下一篇：一种CMS技术开发的高校二手交易系统
