[发明专利]输入电路有效
| 申请号： | 201780024368.3 | 申请日： | 2017-02-20 |
| 公开（公告）号： | CN109075790B | 公开（公告）日： | 2022-04-26 |
| 发明（设计）人： | 饭田真久 | 申请（专利权）人： | 株式会社索思未来 |
| 主分类号： | H03K19/0175 | 分类号： | H03K19/0175;H03K19/01 |
| 代理公司： | 中科专利商标代理有限责任公司 11021 | 代理人： | 高颖 |
| 地址： | 日本神*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 为抑制输入信号下降时的信号传送延迟，NMOS晶体管(M1)连接在接收振幅为3.3V的信号的输入端子(1)和反相器(INV1)的输入之间，驱动能力较低的第一PMOS晶体管(M2)和驱动能力较高的第二PMOS晶体管(M4)并联连接在供给1.8V的电源端子(VDD18)和NMOS晶体管(M1)的栅极之间，第一PMOS晶体管(M2)的栅极与反相器(INV1)的输入相连，第二PMOS晶体管(M4)的栅极与反相器(INV1)的输出相连。 | ||
| 搜索关键词： | 输入 电路 | ||
【主权项】：
1.一种输入电路，其特征在于：包括：电源端子，其用于供给电源电压；输入端子，具有比所述电源电压的振幅大的振幅的信号输入至该输入端子；具有输入和输出的第一反相器；第一NMOS晶体管，其具有栅极，且该第一NMOS晶体管的一端与所述输入端子相连，该第一NMOS晶体管的另一端与所述第一反相器的输入相连；第一PMOS晶体管，其具有与所述电源端子相连的源极、与所述第一NMOS晶体管的栅极相连的漏极以及与所述第一反相器的输入相连的栅极；以及第二PMOS晶体管，其具有与所述电源端子相连的源极、与所述第一NMOS晶体管的栅极相连的漏极以及与所述第一反相器的输出相连的栅极，所述第二PMOS晶体管的驱动能力比所述第一PMOS晶体管的驱动能力高。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社索思未来，未经株式会社索思未来许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201780024368.3/，转载请声明来源钻瓜专利网。
- 上一篇：一种功率多路复用系统及方法
- 下一篇：使用FET对的双轨电路
