[实用新型]一种采集脉冲上升时间的装置

摘要

本实用新型提供一种采集脉冲上升时间的装置，包括高速缓冲电路、自动增益控制电路、10%滞回比较器、90%滞回比较器和复杂可编程逻辑器CPLD，所述高速缓冲电路的输入端接脉冲信号、输出端接自动增益控制电路输入端，所述自动增益控制电路分别与10%滞回比较器和90%滞回比较器相连，10%滞回比较器和90%滞回比较器的输入端均与复杂可编程逻辑器CPLD相连。

主权项

一种采集脉冲上升时间的装置，其特征在于：包括高速缓冲电路、自动增益控制电路、10%滞回比较器、90%滞回比较器和复杂可编程逻辑器CPLD，所述高速缓冲电路的输入端接脉冲信号、输出端接自动增益控制电路输入端，所述自动增益控制电路分别与10%滞回比较器和90%滞回比较器相连，10%滞回比较器和90%滞回比较器的输入端均与复杂可编程逻辑器CPLD相连；其中，所述高速缓冲电路包括放大器芯片THS3001和电源输入排针J1，电源输入排针J1上J1.1和J1.2为‑5V电源引脚，J1.3和J1.4为GND引脚，J1.5和J1.6为+5V电源引脚；放大器芯片THS3001脚1、脚5和脚8悬空；脚2余输入接口P2之间串联电阻R4，电阻R4与输入接口P2之间接入一与地串联的电阻R3；脚3与地之间串联一电阻R2；脚4和地之间并联电容C5和CD2、和电源引脚J1.5、J1.6之间串联一电感L2；脚6与脚2之间串联一反馈电阻R5、与输出端口P3之间串联一电阻R6；脚7与地之间并联电容C4和CD1、和电源引脚J1.1、J1.2之间串联一电感L1。