[发明专利]一种用于在染色内核中写回仲裁电路在审
申请号: | 201711283735.X | 申请日: | 2017-12-06 |
公开(公告)号: | CN108255743A | 公开(公告)日: | 2018-07-06 |
发明(设计)人: | 韩一鹏;牛少平;魏艳艳;郝冲;邓艺;齐宇心 | 申请(专利权)人: | 中国航空工业集团公司西安航空计算技术研究所 |
主分类号: | G06F12/0806 | 分类号: | G06F12/0806 |
代理公司: | 中国航空专利中心 11008 | 代理人: | 王迪 |
地址: | 710000 *** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明属于集成电路技术领域,提供一种用于在染色内核中写回仲裁电路,包括:定点写回1、浮点写回2、LSU写回3、定点寄存器接口4、浮点寄存器接口5;本发明提供的涉及一种用于在染色内核中写回仲裁电路,用于实现执行单元对寄存器文件的写回,可同时接收染色内核的所有运算单元以及LSU单元的写回操作,并对写回通路分配写回操作,对寄存器写回。 | ||
搜索关键词: | 写回 染色 内核 仲裁电路 写回操作 集成电路技术 浮点寄存器 寄存器接口 寄存器文件 通路分配 运算单元 寄存器 浮点 | ||
【主权项】:
1.一种用于在染色内核中写回仲裁电路,其特征在于:包括:定点写回(1)、浮点写回(2)、LSU写回(3)、定点寄存器接口(4)、浮点寄存器接口(5);定点写回(1),对外部定点运算单元送来的同一周期多个写回请求,按照时间顺序一次选择至多2个写回请求,每个写回请求分配在1个写回通路上,下发给定点寄存器接口(4);浮点写回(2),对外部浮点运算单元送来的同一周期多个写回请求,按照时间顺序一次选择至多2个写回请求,每个写回请求分配在1个写回通路上,下发给浮点寄存器接口(5);LSU写回(3),对外部LSU单元送来的同一周期同一类型的多个写回请求,如果写回请求都是定点类型,选择1个写回通路下发给定点寄存器接口(4);如果写回请求都是浮点类型,选择另1个写回通路下发给浮点寄存器接口(5);定点寄存器接口(4),对定点写回(1)和LSU写回(3)中的定点部分的写回请求根据现场冲突情况进行仲裁分配,并下发给外部的定点寄存器;浮点寄存器接口(5),对浮点写回(2)和LSU写回(3)中的浮点部分的写回请求根据现场冲突情况进行仲裁分配,并下发给外部的浮点寄存器。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国航空工业集团公司西安航空计算技术研究所,未经中国航空工业集团公司西安航空计算技术研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201711283735.X/,转载请声明来源钻瓜专利网。
- 上一篇:一种大容量固态硬盘映射方法
- 下一篇:一种全相联指令Cache