[发明专利]一种全相联指令Cache

摘要

本发明涉及计算机硬件技术领域，公开了一种全相联指令Cache，包含：标签控制模块1，将取指地址与标签控制模块1保存的地址进行比较，若命中，则直接从存储器模块3相应地址中取出指令数据，返回给请求发起方；如果未命中，则对未命中Cache的取指请求进行缓存，并发起向内存的取指请求，待内存返回数据后，结合PLRU算法模块2产生的更新地址，更新存储器模块3相应地址中保存的指令数据，而后，标签控制模块1对缓存的未命中请求进行第二次比较；PLRU算法模块2，利用标签控制模块1将最长时间内没有被访问的Cache块地址作为更新地址返回给标签控制模块1；存储器模块3，用于保存内存映射到Cache中的指令数据。

主权项

1.一种全相联指令Cache，其特征在于：包含标签控制模块(1)、PLRU算法模块(2)和存储器模块(3)，标签控制模块(1)，将取指地址与标签控制模块(1)内的标签寄存器中保存的地址进行比较，若命中，则直接从存储器模块(3)相应地址中取出指令数据，返回给请求发起方；如果未命中，则对未命中Cache的取指请求进行缓存，并发起向内存的取指请求，待内存返回数据后，结合PLRU算法模块(2)产生的更新地址，更新存储器模块(3)相应地址中保存的指令数据，而后，标签控制模块(1)对缓存的未命中请求进行第二次比较，若命中，则直接从存储器模块(3)相应地址中取出指令数据，返回给请求发起方；如果未命中，则发起向内存的取指请求，待内存返回数据后，标签控制模块(1)返回指令给请求发起方；PLRU算法模块(2)，利用来自标签控制模块(1)对取指地址命中与否的判断情况来预测未来的数据使用情况，将最长时间内没有被访问的Cache块地址作为更新地址返回给标签控制模块(1)；存储器模块(3)，用于保存内存映射到Cache中的指令数据。