[发明专利]防御旁路攻击的与逻辑电路装置及处理方法有效
| 申请号： | 201710723629.2 | 申请日： | 2017-08-22 |
| 公开（公告）号： | CN107294700B | 公开（公告）日： | 2019-11-08 |
| 发明（设计）人： | 李凌浩;范振伟;李立 | 申请（专利权）人： | 兆讯恒达微电子技术（北京）有限公司 |
| 主分类号： | H04L9/00 | 分类号： | H04L9/00;H04L9/06 |
| 代理公司： | 北京远大卓悦知识产权代理事务所(普通合伙) 11369 | 代理人： | 史霞 |
| 地址： | 100080 北京市*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了的一种防御旁路攻击的与逻辑电路装置及处理方法。其可对带有掩码保护的输入数据进行计算，同时实现了掩码的更新。该装置包括掩码生成单元，第一输入异或单元，第二输入异或单元，逻辑计算单元，以及逻辑结果单元。因计算过程中明文不会出现，故防止了明文旁路信息的泄漏。同时，因实现了掩码的更新，提升了掩码的复杂性，进一步加强了电路的安全性。 | ||
| 搜索关键词： | 防御 旁路 攻击 逻辑电路 装置 处理 方法 | ||
【主权项】：
1.一种防御旁路攻击的与逻辑电路装置，其特征在于，包括掩码生成单元，第一输入异或单元，第二输入异或单元，逻辑计算单元；其中：掩码生成单元，用于通过三个安全码生成三个掩码Z0，Z1，Z2；所述第一输入异或单元，用于将掩码Z0与明文a进行异或，得到第一输入异或值a’；所述第二输入异或单元，用于将掩码Z1与明文b进行异或，得到第二输入异或值b’；所述逻辑计算单元，用于根据第一输入异值a’和第二输入异或值b’，以及三个掩码Z0，Z1，Z2，计算出![]()
得到明文a与b的与逻辑异或Z2的结果![]()
其中，所述安全码为随机数函数random或者真随机发生器生成。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于兆讯恒达微电子技术（北京）有限公司，未经兆讯恒达微电子技术（北京）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710723629.2/，转载请声明来源钻瓜专利网。
