[发明专利]差分时钟驱动电路在审
| 申请号： | 201710574979.7 | 申请日： | 2017-07-14 |
| 公开（公告）号： | CN107612527A | 公开（公告）日： | 2018-01-19 |
| 发明（设计）人： | 王小波;于冬;张英;刘洋 | 申请（专利权）人： | 成都华微电子科技有限公司 |
| 主分类号： | H03K3/027 | 分类号： | H03K3/027;H03K3/023 |
| 代理公司： | 成都惠迪专利事务所(普通合伙)51215 | 代理人： | 刘勋 |
| 地址： | 610000 四川省成都市*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 差分时钟驱动电路，涉及集成电路技术。本发明包括下述部分第一级驱动电路，其输入端接差分电压输入端，其输出端接加法器；加法器，其输出端作为最终输出端；延迟电路，其输入端接差分电压输入端；第二级驱动电路，其输入端接延迟电路的输出端，其输出端接加法器；脉冲发生器，其第一输入接口接延迟电路的输出端，其第二输入接口接差分电压输入端，其输出端接第三级驱动电路的输入端；第三级驱动电路，其输出端接加法器；本发明增强了高频信号，从而再将全摆幅输入时钟信号转换成低摆幅输出时钟信号时，补偿了互连线的高频衰减。 | ||
| 搜索关键词： | 时钟 驱动 电路 | ||
【主权项】：
差分时钟驱动电路，其特征在于，包括下述部分：第一级驱动电路(10)，其输入端接差分电压输入端，其输出端接加法器；加法器(100)，其输出端作为最终输出端；延迟电路(15)，其输入端接差分电压输入端；第二级驱动电路(20)，其输入端接延迟电路(15)的输出端，其输出端接加法器；脉冲发生器(25)，其第一输入接口接延迟电路(15)的输出端，其第二输入接口接差分电压输入端，其输出端接第三级驱动电路(30)的输入端；第三级驱动电路(30)，其输出端接加法器；第一级驱动电路(10)、第二级驱动电路(20)和第三级驱动电路(30)皆用于放大差分信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于成都华微电子科技有限公司，未经成都华微电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710574979.7/，转载请声明来源钻瓜专利网。
- 上一篇：一种园林种植土给料加工系统
- 下一篇：一种脉冲滤波电路装置
