[发明专利]并行FLASH访问系统和方法有效
| 申请号： | 201710428615.8 | 申请日： | 2017-06-08 |
| 公开（公告）号： | CN107273316B | 公开（公告）日： | 2019-11-26 |
| 发明（设计）人： | 王茂松 | 申请（专利权）人： | 迈普通信技术股份有限公司 |
| 主分类号： | G06F13/16 | 分类号： | G06F13/16;G06F9/4401 |
| 代理公司： | 11274 北京中博世达专利商标代理有限公司 | 代理人： | 申健<国际申请>=<国际公布>=<进入国 |
| 地址： | 610041 四川省*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请公开了一种并行FLASH访问系统和方法，涉及数据通信领域，用于实现对并行FLASH采用不同位宽总线来访问和数据存储。并行FLASH访问系统，包括：处理器单元、可编程逻辑单元和并行FLASH存储单元；其中，在所述处理器单元与所述可编程逻辑单元之间通过本地总线相连，在所述可编程逻辑单元与所述并行FLASH存储单元之间通过受控访问总线相连。本申请实施例应用于并行FLASH访问和数据存储。 | ||
| 搜索关键词： | 并行 flash 访问 系统 方法 | ||
【主权项】：
1.一种并行FLASH访问系统，其特征在于，包括：处理器单元、可编程逻辑单元和并行FLASH存储单元；其中，在所述处理器单元与所述可编程逻辑单元之间通过本地总线相连，在所述可编程逻辑单元与所述并行FLASH存储单元之间通过受控访问总线相连，所述受控访问总线包括字节配置总线；/n在总线访问的地址周期，所述处理器单元通过所述本地总线向所述可编程逻辑单元发送读/写访问地址；/n所述并行FLASH存储单元划分两个或以上的存储空间，启动BOOT程序空间按照第一位宽进行存储和访问；操作系统及应用程序空间按照第二位宽进行存储和访问；当所述读/写访问地址位于启动程序的存储空间时，所述可编程逻辑单元根据所述读/写访问地址通过所述字节配置总线将所述并行FLASH存储单元的总线模式配置为第一位宽，对启动程序空间以所述第一位宽进行访问；当所述读/写访问地址位于操作系统及应用程序的存储空间时，所述可编程逻辑单元根据所述读/写访问地址通过所述字节配置总线将所述并行FLASH存储单元的总线模式配置为第二位宽，对操作系统及应用程序空间以所述第二位宽进行访问；所述第二位宽为所述第一位宽的两倍，所述本地总线包括第一地址数据复用总线和第二地址数据复用总线，所述第一地址数据复用总线与第二地址数据复用总线的位宽相同且为所述第一位宽；所述受控访问总线还包括第一受控数据总线、第二受控数据总线，所述第一受控数据总线与第二受控数据总线的位宽相同且为所述第一位宽；/n所述可编程逻辑单元将所述并行FLASH存储单元的读/写地址锁存为所述读/写访问地址；/n在总线访问的数据周期，所述处理器单元根据所述读/写访问地址按照所述总线模式对所述并行FLASH存储单元进行读/写操作；/n所述处理器单元根据所述读/写访问地址按照所述总线模式对所述并行FLASH存储单元进行读/写操作具体为：当所述总线模式为第一位宽时，所述处理器单元根据所述读/写访问地址，在总线访问的数据周期，通过所述第二地址数据复用总线和所述第一受控数据总线，按照第一位宽对所述并行FLASH存储单元进行数据的读/写操作；/n当所述总线模式为第二位宽时，所述处理器单元根据所述读/写访问地址，在总线访问的数据周期，通过所述第一地址数据复用总线和所述第一受控数据总线，按照第一位宽对所述并行FLASH存储单元中的低位字节进行读/写操作；通过所述第二地址数据复用总线和所述第二受控数据总线，按照第一位宽对所述并行FLASH存储单元中的高位字节进行读/写操作。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于迈普通信技术股份有限公司，未经迈普通信技术股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710428615.8/，转载请声明来源钻瓜专利网。
