[发明专利]半导体元件与其制造方法有效
| 申请号： | 201710386591.4 | 申请日： | 2017-05-26 |
| 公开（公告）号： | CN108122733B | 公开（公告）日： | 2022-04-08 |
| 发明（设计）人： | 叶凌彦;张智胜;蔡惠铭;林佑明 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L21/02 | 分类号： | H01L21/02;H01L29/12;H01L21/335;H01L29/778 |
| 代理公司： | 北京律诚同业知识产权代理有限公司 11006 | 代理人： | 徐金国 |
| 地址： | 中国台湾新竹市*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体元件制造方法。包括场效晶体管(field effect transistor,FET)元件的半导体元件，包括基材与由二维材料形成的通道结构。于通道结构上形成界面层。于界面层上方形成栅极堆叠，栅极堆叠包含栅极电极层与栅极介电层。于界面层中的开口的上方形成源极/漏极接点。源极/漏极接点具有与界面层接触的侧面接点以及与通道结构接触的侧面接点与表面接点。 | ||
| 搜索关键词： | 半导体 元件 与其 制造 方法 | ||
【主权项】：
一种半导体元件制造方法，其特征在于，包含：沉积一二维材料于一基材上方以形成一通道结构；形成具有一第一厚度的一钝化结构于该通道结构上方；形成多个分隔结构以定义多个元件区；通过使用一原子层蚀刻程序，自每一所述元件区内的该钝化结构移除一预定数量的层，以形成多个薄型钝化结构；形成一栅极堆叠于每一所述薄型钝化结构上方；以及形成多个源极/漏极接点于所述多个元件区中，所述多个源极/漏极接点具有与该通道结构接触的多个侧面接点。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710386591.4/，转载请声明来源钻瓜专利网。
- 上一篇：一种半导体器件及其制造方法和电子装置
- 下一篇：半导体装置的形成方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
