[发明专利]一种基于FinFET器件的电流模D触发器

摘要

本发明公开了一种基于FinFET器件的电流模D触发器，包括第一P型FinFET管、第二P型FinFET管、第三P型FinFET管、第四P型FinFET管、第一N型FinFET管、第二N型FinFET管、第三N型FinFET管、第四N型FinFET管、第五N型FinFET管、第六N型FinFET管、第七N型FinFET管和第八N型FinFET管；优点是电路面积、延时、功耗和功耗延时积均较小。

主权项

一种基于FinFET器件的电流模D触发器，其特征在于包括第一P型FinFET管、第二P型FinFET管、第三P型FinFET管、第四P型FinFET管、第一N型FinFET管、第二N型FinFET管、第三N型FinFET管、第四N型FinFET管、第五N型FinFET管、第六N型FinFET管、第七N型FinFET管和第八N型FinFET管，所述的第一P型FinFET管、所述的第二P型FinFET管、所述的第三P型FinFET管和所述的第四P型FinFET管分别为低阈值P型FinFET管，所述的第一N型FinFET管、所述的第六N型FinFET管、所述的第七N型FinFET管和所述的第八N型FinFET管分别为低阈值N型FinFET管，所述的第二N型FinFET管、所述的第三N型FinFET管、所述的第四N型FinFET管和所述的第五N型FinFET管分别为高阈值N型FinFET管，所述的第一P型FinFET管的源极、所述的第二P型FinFET管的源极、所述的第三P型FinFET管的源极和所述的第四P型FinFET管的源极均接入电源，所述的第一P型FinFET管的前栅、所述的第一P型FinFET管的背栅、所述的第二P型FinFET管的前栅、所述的第二P型FinFET管的背栅、所述的第三P型FinFET管的前栅、所述的第三P型FinFET管的背栅、所述的第四P型FinFET管的前栅和所述的第四P型FinFET管的背栅连接且其连接端为所述的电流模D触发器的第一控制端，所述的第二P型FinFET管的漏极、所述的第一N型FinFET管的前栅、所述的第一N型FinFET管的背栅、所述的第二N型FinFET管的漏极、所述的第三N型FinFET管的漏极和所述的第四N型FinFET管的前栅连接，所述的第一P型FinFET管的漏极、所述的第一N型FinFET管的漏极和所述的第二N型FinFET管的前栅连接，所述的第三P型FinFET管的漏极、所述的第四N型FinFET管的漏极、所述的第五N型FinFET管的漏极、所述的第六N型FinFET管的前栅和所述的第六N型FinFET管的背栅连接且其连接端为所述的电流模D触发器的输出端，所述的第四P型FinFET管的漏极、所述的第五N型FinFET管的前栅和所述的第六N型FinFET管的漏极连接且其连接端为所述的电流模D触发器的反相输出端，所述的第一N型FinFET管的源极、所述的第二N型FinFET管的源极、所述的第三N型FinFET管的源极和所述的第七N型FinFET管的漏极连接，所述的第四N型FinFET管的源极、所述的第五N型FinFET管的源极、所述的第六N型FinFET管的源极和所述的第八N型FinFET管的漏极连接，所述的第七N型FinFET管的前栅、所述的第七N型FinFET管的背栅、所述的第八N型FinFET管的前栅和所述的第八N型FinFET管的背栅连接且其连接端为所述的电流模D触发器的第二控制端，所述的第七N型FinFET管的源极和所述的第八N型FinFET管的源极均接地，所述的第三N型FinFET管的前栅为所述的电流模D触发器的输入端，用于接入输入信号，所述的第三N型FinFET管的背栅和所述的第五N型FinFET管的背栅连接且其连接端为所述的电流模D触发器的时钟端，用于接入时钟信号，所述的第二N型FinFET管的背栅和所述的第四N型FinFET管的背栅连接且其连接端为所述的电流模D触发器的反相时钟端，用于接入时钟信号的反相信号。