[发明专利]一种电流模一位全加器

摘要

本发明公开了一种电流模一位全加器，包括第一P型FinFET管、第二P型FinFET管、第三P型FinFET管、第四P型FinFET管、第一N型FinFET管、第二N型FinFET管、第三N型FinFET管、第四N型FinFET管、第五N型FinFET管、第六N型FinFET管、第七N型FinFET管、第八N型FinFET管、第九N型FinFET管、第十N型FinFET管和第十一N型FinFET管；优点是电路面积、延时、功耗和功耗延时积均较小。

主权项

一种电流模一位全加器，其特征在于包括第一P型FinFET管、第二P型FinFET管、第三P型FinFET管、第四P型FinFET管、第一N型FinFET管、第二N型FinFET管、第三N型FinFET管、第四N型FinFET管、第五N型FinFET管、第六N型FinFET管、第七N型FinFET管、第八N型FinFET管、第九N型FinFET管、第十N型FinFET管和第十一N型FinFET管，所述的第一P型FinFET管、所述的第二P型FinFET管、所述的第三P型FinFET管和所述的第四P型FinFET管分别为低阈值P型FinFET管，所述的第二N型FinFET管、所述的第三N型FinFET管、所述的第五N型FinFET管、所述的第六N型FinFET管、所述的第七N型FinFET管、所述的第八N型FinFET管、所述的第十N型FinFET管和所述的第十一N型FinFET管分别为低阈值N型FinFET管，所述的第一N型FinFET管、所述的第四N型FinFET管和所述的第九N型FinFET管分别为高阈值N型FinFET管，所述的第一P型FinFET管的源极、所述的第二P型FinFET管的源极、所述的第三P型FinFET管的源极和所述的第四P型FinFET管的源极均接入电源，所述的第一P型FinFET管的前栅、所述的第一P型FinFET管的背栅、所述的第二P型FinFET管的前栅、所述的第二P型FinFET管的背栅、所述的第三P型FinFET管的前栅、所述的第三P型FinFET管的背栅、所述的第四P型FinFET管的前栅和所述的第四P型FinFET管的背栅连接且其连接端为所述的电流模一位全加器的第一控制端，所述的第一P型FinFET管的漏极、所述的第一N型FinFET管的漏极、所述的第三N型FinFET管的前栅、所述的第三N型FinFET管的背栅、所述的第四N型FinFET管的漏极和所述的第六N型FinFET管的漏极连接，所述的第一N型FinFET管的源极和所述的第二N型FinFET管的漏极连接，所述的第二P型FinFET管的漏极和所述的第三N型FinFET管的漏极连接且其连接端为所述的电流模一位全加器的输出端，输出和信号，所述的第四N型FinFET管的源极和所述的第五N型FinFET管的漏极连接，所述的第三P型FinFET管的漏极、所述的第六N型FinFET管的前栅、所述的第六N型FinFET管的背栅、所述的第七N型FinFET管的漏极、所述的第九N型FinFET管的漏极、所述的第十N型FinFET管的前栅和所述的第十N型FinFET管的背栅连接，所述的第七N型FinFET管的源极和所述的第八N型FinFET管的漏极连接，所述的第四P型FinFET管的漏极和所述的第十N型FinFET管的漏极连接且其连接端为所述的电流模一位全加器的高位进位信号输出端，输出高位进位信号，所述的第二N型FinFET管的源极、所述的第三N型FinFET管的源极、所述的第五N型FinFET管的源极、所述的第六N型FinFET管的源极、所述的第八N型FinFET管的源极、所述的第九N型FinFET管的源极、所述的第十N型FinFET管的源极和所述的第十一N型FinFET管的漏极连接，所述的第十一N型FinFET管的源极接地，所述的第一N型FinFET管的前栅、所述的第七N型FinFET管的前栅和所述的第九N型FinFET管的前栅连接且其连接端为所述的电流模一位全加器的第一加数信号输入端，接入第一加数信号，所述的第一N型FinFET管的背栅、所述的第七N型FinFET管的背栅和所述的第九N型FinFET管的背栅连接且其连接端为所述的电流模一位全加器的第二加数信号输入端，接入第二加数信号，所述的第二N型FinFET管的前栅、所述的第二N型FinFET管的背栅、所述的第八N型FinFET管的前栅和所述的第八N型FinFET管的背栅连接且其连接端为所述的电流模一位全加器的低位进位信号输入端，接入低位进位信号，所述的第四N型FinFET管的前栅为所述的电流模一位全加器的第一反相加数信号输入端，接入第一加数信号的反相信号Ab，所述的第四N型FinFET管的背栅为所述的电流模一位全加器的第二反相加数信号输入端，接入第二加数信号的反相信号Bb，所述的第五N型FinFET管的前栅和所述的第五N型FinFET管的背栅连接且其连接端为所述的电流模一位全加器的反相低位进位信号输入端，接入低位进位信号的反相信号，所述的第十一N型FinFET管的前栅和所述的第十一N型FinFET管的背栅连接且其连接端为所述的电流模一位全加器的第二控制端。