[发明专利]基于FPGA的高速串行总线数据发送方法在审
| 申请号： | 201710197939.5 | 申请日： | 2017-03-29 |
| 公开（公告）号： | CN107135200A | 公开（公告）日： | 2017-09-05 |
| 发明（设计）人： | 沈聪;李裕;羿昌宇;张海辉;吴敏;武龙 | 申请（专利权）人： | 中国航空无线电电子研究所 |
| 主分类号： | H04L29/06 | 分类号： | H04L29/06;G06F13/42 |
| 代理公司： | 上海和跃知识产权代理事务所(普通合伙)31239 | 代理人： | 杨慧 |
| 地址： | 200233 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于FPGA的高速串行总线数据发送方法，包含用户数据处理步骤，包含以下步骤步骤1、从FPGA的FIFO中提取数据包包头，通过数据包包头判断待发送数据是否大于256字节，若大于256字节执行步骤2，若小于256字节执行步骤3；步骤2、将FIFO中前256字节的数据发送给SRIO的IP核并清空该256字节的数据，再判断FIFO中的剩余数据是否大于256字节，若大于256字节则重复执行步骤2，直至剩余数据小于256字节，执行步骤3；步骤3、将FIFO中的数据发送给SRIO的IP核。当采用本发明进行FPGA上的SRIO数据发送时，具有延时较低，数据处理效率较高的特点。 | ||
| 搜索关键词： | 基于 fpga 高速 串行 总线 数据 发送 方法 | ||
【主权项】：
一种基于FPGA的高速串行总线数据发送方法，包含用户数据处理步骤，所述用户数据处理步骤包含以下步骤：步骤1.1、从FPGA的FIFO中提取数据包包头，通过数据包包头判断待发送数据是否大于256字节，若大于256字节执行步骤1.2，若小于256字节执行步骤1.3；，其中，所述数据包包头中包含数据包长度；步骤1.2、将FIFO中前256字节的数据发送给SRIO的IP核并清空该256字节的数据，再判断FIFO中的剩余数据是否大于256字节，若大于256字节则重复执行步骤1.2，直至剩余数据小于256字节，执行步骤1.3；步骤1.3、将FIFO中的数据发送给SRIO的IP核。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国航空无线电电子研究所，未经中国航空无线电电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710197939.5/，转载请声明来源钻瓜专利网。
- 上一篇：网页后门的检测方法和装置
- 下一篇：一种智能电动车仪表平台
