[发明专利]具有分散式配线的芯片结构有效
| 申请号： | 201710135008.2 | 申请日： | 2017-03-08 |
| 公开（公告）号： | CN107180815B | 公开（公告）日： | 2019-12-17 |
| 发明（设计）人： | 安东尼·K·史塔佩尔;兰迪·L·沃夫;马克·D·贾菲 | 申请（专利权）人： | 格罗方德半导体公司 |
| 主分类号： | H01L23/528 | 分类号： | H01L23/528;H01L21/768 |
| 代理公司： | 11314 北京戈程知识产权代理有限公司 | 代理人： | 程伟;王锦阳 |
| 地址： | 英属开曼群*** | 国省代码： | 开曼群岛;KY |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及具有分散式配线的芯片结构，其包括分散式配线布局的芯片结构，以及用以形成此类芯片结构的制作方法。形成包括多个第一装置区及多个第二装置区的装置结构。形成包括与该多个第一装置区耦合的第一电线的第一配线阶。形成包括与该多个第二装置区耦合的第二电线的第二配线阶。该第一配线阶通过该绝缘体上硅衬底的埋置型氧化物层与该第二配线阶垂直分开。 | ||
| 搜索关键词： | 具有 分散 式配线 芯片 结构 | ||
【主权项】：
1.一种使用绝缘体上硅衬底形成的芯片结构，该芯片结构包含：/n包括多个栅极突指、多个源极区及多个漏极区的装置结构；/n包括与该多个源极区耦合的第一电线的第一配线阶；以及/n包括第二电线及自该第二电线延伸穿过该绝缘体上硅 衬底的埋置型氧化物层至该多个漏极区的多个接触部的第二配线阶，/n其中该第一配线阶通过该绝缘体上硅衬底的该埋置型氧化物层与该第二配线阶垂直分开，该多个源极区及该多个漏极区形成于该绝缘体上硅 衬底的装置层中，各该多个漏极区包括硅 化物层，并且各该多个接触部与该多个漏极区其中一者的该硅 化物层直接耦合。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于格罗方德半导体公司，未经格罗方德半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710135008.2/，转载请声明来源钻瓜专利网。
- 上一篇：电子装置
- 下一篇：静电放电保护器件及其形成方法
