[发明专利]两步伪栅极形成有效
| 申请号： | 201710012907.3 | 申请日： | 2017-01-09 |
| 公开（公告）号： | CN107230638B | 公开（公告）日： | 2020-01-14 |
| 发明（设计）人： | 江国诚;潘冠廷;王志豪;梁英强;卡洛斯·H·迪亚兹 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L29/78 |
| 代理公司： | 11409 北京德恒律治知识产权代理有限公司 | 代理人： | 章社杲;李伟 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种方法包括形成延伸至半导体衬底内的隔离区并凹进隔离区。隔离区之间的半导体衬底的部分突出为高于隔离区以形成半导体鳍。形成伪栅电极以覆盖半导体鳍的中间部分，且半导体鳍的端部未被伪栅电极覆盖。伪栅电极包括伪栅电极下部和包括多晶硅的伪栅电极上部位于伪栅电极下部的上方。伪栅电极下部和伪栅电极上部由不同的材料形成。源极/漏极区在伪栅电极的相对两侧上形成。伪栅电极被替代栅电极替换。本发明实施例涉及两步伪栅极形成。 | ||
| 搜索关键词： | 两步伪 栅极 形成 | ||
【主权项】：
1.一种制造半导体器件的方法，包括：/n形成延伸至半导体衬底内的隔离区；/n凹进所述隔离区，其中，所述隔离区之间的所述半导体衬底的一部分突出为高于所述隔离区以形成半导体鳍；/n形成覆盖所述半导体鳍的中间部分的伪栅电极，所述半导体鳍的端部未被所述伪栅电极覆盖，其中，所述伪栅电极包括：/n伪栅电极下部；和/n伪栅电极上部，包括位于所述伪栅电极下部上方的多晶硅，其中，所述伪栅电极下部和伪栅电极上部由不同的材料形成；/n在所述伪栅电极的相对两侧上形成源极/漏极区；以及/n使用替代栅电极替换伪栅电极。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710012907.3/，转载请声明来源钻瓜专利网。
- 上一篇：氮化镓晶体管的制作方法
- 下一篇：具有作为基底的半导体带的FinFET
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
