[发明专利]一种应用于流水线型模数转换器的前台校准电路及校准方法

摘要

本发明公开了一种应用于流水线型模数转换器的前台校准电路及校准方法，该校准电路包括带有局部正反馈的放大器、后级模数转换器、固定模拟输入信号模块、常数模块、延迟对齐求和单元、累加平均器，寄存器、加法器、减法器、n bit子ADC、子DAC和校准状态机等。本发明的校准电路结构简单，对模拟电路改动小，在数字域执行加减和移位运算，数字开销很小，且避免了后台校准中常见的收敛速度和计算复杂度较高的问题，采用的前台校准方法能够改善模数转换器的动态性能，使运放工作在最高增益状态，同时计算出电容失配误差，从而校准最终的输出编码。

主权项

一种应用于流水线型模数转换器的前台校准电路，其特征在于：包括带有局部正反馈的放大器(100)、后级模数转换器(101)、延迟对齐求和单元(102)、加法器(103)、累加平均器(104)、寄存器(105)、校准状态机(106)、减法器(107)、子DAC(108)、n bit子ADC(109)、常数模块(200)、固定模拟输入信号模块(201)、第一开关(S1)、第二开关(S2)、第三开关(S3)和第四开关(S4)；其中，所述减法器(107)的同相输入端和n bit子ADC(109)模块的输入端均通过第一开关(S1)接输入信号Vin、同时均通过第二开关(S2)接固定模拟输入信号模块(201)的输出端，减法器(107)的反相输入端接子DAC(108)的输出端；所述子DAC(108)设有两个输入端，一个输入端通过第三开关(S3)接n bit子ADC(109)的输出端，另一个输入端通过第四开关(S4)接常数模块(200)的输出端；所述带有局部正反馈的放大器(100)的等效输入端接减法器(107)的输出端、等效输出端接后级模数转换器(101)的输入端；所述延迟对齐求和单元(102)设有两个输入端，一个输入端接后级模数转换器(101)的输出端，另一个输入端通过第三开关(S3)连接n bit子ADC(109)的输出端、同时通过第四开关(S4)连接常数模块(200)的输出端；所述加法器(103)设有两个输入端，分别连接延迟对齐求和单元(102)的输出端和寄存器(105)的输出端；加法器(103)输出经过校准的数字信号Dout；所述累加平均器(104)设有两个输入端，分别连接延迟对齐求和单元(102)的输出端和校准状态机(106)的一个输出端；累加平均器(104)的输出端连接到寄存器(105)的输入端；所述校准状态机(106)设有四个输出端，分别连接累加平均器(104)的一个输入端、第三开关(S3)和第四开关(S4)的控制端、第一开关(S1)和第二开关(S2)的控制端、固定模拟输入信号模块(201)的输入端。