[发明专利]阵列基板及其制备方法、显示装置有效
申请号: | 201710004838.1 | 申请日: | 2017-01-04 |
公开(公告)号: | CN106684036B | 公开(公告)日: | 2019-07-16 |
发明(设计)人: | 付修行;魏振;李风 | 申请(专利权)人: | 京东方科技集团股份有限公司;合肥京东方光电科技有限公司 |
主分类号: | H01L21/77 | 分类号: | H01L21/77;H01L27/12 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 彭久云 |
地址: | 100015 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本申请提供了一种阵列基板及其制备方法、显示装置。该制备方法包括:提供衬底基板;在衬底基板上形成多条栅线、多条数据线和多个像素电极;多条栅线和多条数据线彼此交叉界定了多个像素区域,多个像素电极分别位于多个像素区域之中。形成多个像素电极包括:在衬底基板上沉积第一透明导电薄膜;对第一透明导电薄膜进行构图工艺形成多个像素电极以及连接相邻的像素电极的连接单元;在多个像素电极上形成钝化层,对钝化层构图以暴露出连接单元的至少部分;对暴露出的连接单元的部分进行处理,以将多个相互连接的像素电极电性绝缘。通过连接单元将所有的像素电极串联起来,像素电极形成线性结构,便于检测装置对阵列基板进行检测。 | ||
搜索关键词: | 阵列 及其 制备 方法 显示装置 | ||
【主权项】:
1.一种阵列基板的制备方法,包括:提供衬底基板;在所述衬底基板上形成多条栅线、多条数据线和多个像素电极;其中,所述多条栅线和多条数据线彼此交叉界定了多个像素区域,所述多个像素电极分别位于所述多个像素区域之中,形成所述多个像素电极包括:在所述衬底基板上沉积第一透明导电薄膜;对所述第一透明导电薄膜进行构图工艺形成所述多个像素电极以及连接相邻的所述像素电极的连接单元;在所述多个像素电极上形成钝化层,对所述钝化层构图以暴露出所述连接单元的至少部分;对暴露出的所述连接单元的部分进行处理,以将所述多个相互连接的像素电极电性绝缘。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于京东方科技集团股份有限公司;合肥京东方光电科技有限公司,未经京东方科技集团股份有限公司;合肥京东方光电科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710004838.1/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造