[发明专利]阵列基板及其制备方法、显示装置有效

专利信息
申请号: 201710004838.1 申请日: 2017-01-04
公开(公告)号: CN106684036B 公开(公告)日: 2019-07-16
发明(设计)人: 付修行;魏振;李风 申请(专利权)人: 京东方科技集团股份有限公司;合肥京东方光电科技有限公司
主分类号: H01L21/77 分类号: H01L21/77;H01L27/12
代理公司: 北京市柳沈律师事务所 11105 代理人: 彭久云
地址: 100015 *** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 本申请提供了一种阵列基板及其制备方法、显示装置。该制备方法包括:提供衬底基板;在衬底基板上形成多条栅线、多条数据线和多个像素电极;多条栅线和多条数据线彼此交叉界定了多个像素区域,多个像素电极分别位于多个像素区域之中。形成多个像素电极包括:在衬底基板上沉积第一透明导电薄膜;对第一透明导电薄膜进行构图工艺形成多个像素电极以及连接相邻的像素电极的连接单元;在多个像素电极上形成钝化层,对钝化层构图以暴露出连接单元的至少部分;对暴露出的连接单元的部分进行处理,以将多个相互连接的像素电极电性绝缘。通过连接单元将所有的像素电极串联起来,像素电极形成线性结构,便于检测装置对阵列基板进行检测。
搜索关键词: 阵列 及其 制备 方法 显示装置
【主权项】:
1.一种阵列基板的制备方法,包括:提供衬底基板;在所述衬底基板上形成多条栅线、多条数据线和多个像素电极;其中,所述多条栅线和多条数据线彼此交叉界定了多个像素区域,所述多个像素电极分别位于所述多个像素区域之中,形成所述多个像素电极包括:在所述衬底基板上沉积第一透明导电薄膜;对所述第一透明导电薄膜进行构图工艺形成所述多个像素电极以及连接相邻的所述像素电极的连接单元;在所述多个像素电极上形成钝化层,对所述钝化层构图以暴露出所述连接单元的至少部分;对暴露出的所述连接单元的部分进行处理,以将所述多个相互连接的像素电极电性绝缘。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于京东方科技集团股份有限公司;合肥京东方光电科技有限公司,未经京东方科技集团股份有限公司;合肥京东方光电科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201710004838.1/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top