[发明专利]3D NAND字线中用于增强的氟保护和应力减少的坚固的成核层有效

专利信息
申请号: 201680054941.0 申请日: 2016-08-30
公开(公告)号: CN108028256B 公开(公告)日: 2022-01-28
发明(设计)人: R.沙朗帕尼;K.舒克拉;R.S.马卡拉;S.佩里;李耀升 申请(专利权)人: 桑迪士克科技有限责任公司
主分类号: H01L27/11573 分类号: H01L27/11573;H01L27/11582;H01L29/49;H01L21/285;H01L27/11534;H01L27/11556;H01L27/1157;H01L21/443;H01L21/441;H01L27/11563;H01L21/3065;H01L21/311;H01L
代理公司: 北京市柳沈律师事务所 11105 代理人: 邱军
地址: 美国得*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 可以采用含硅成核层来提供自对齐模板,以用于在三维存储器器件的形成期间在背侧凹陷内选择性地沉积钨。含硅成核层可以保持为硅层、转换成硅化钨层、或用钨成核层来代替。在随后的钨沉积工艺中可以仅在含硅成核层或由其衍生出的层的表面上进行钨沉积。
搜索关键词: nand 字线中 用于 增强 保护 应力 减少 坚固 成核
【主权项】:
1.一种制造半导体器件的方法,包括:在基板上形成包括绝缘层和牺牲材料层的交替层的堆叠;穿过堆叠形成多个存储器开口;在所述多个存储器开口中形成存储器堆叠结构,所述存储器堆叠结构中的每一个从外向内包括存储器材料层、隧穿电介质层、和半导体沟道;穿过交替层的堆叠形成背侧通孔沟槽;通过采用穿过背侧通孔沟槽引入的蚀刻剂来移除对绝缘层有选择性的牺牲材料层来形成背侧凹陷;在背侧凹陷中沉积含硅成核层;以及在所述含硅成核层的沉积之后在背侧凹陷中形成至少一个钨层;其中存储器堆叠结构的控制栅电极形成在背侧凹陷的级处;并且其中,控制栅电极中的每一个包括至少一个钨层的部分。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于桑迪士克科技有限责任公司,未经桑迪士克科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201680054941.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top