[实用新型]芯片内环振校准系统有效
| 申请号： | 201620753506.4 | 申请日： | 2016-07-15 |
| 公开（公告）号： | CN205847231U | 公开（公告）日： | 2016-12-28 |
| 发明（设计）人： | 徐功益;钱志恒 | 申请（专利权）人： | 杭州晟元数据安全技术股份有限公司 |
| 主分类号： | H03L7/099 | 分类号： | H03L7/099;G06F1/14 |
| 代理公司： | 杭州千克知识产权代理有限公司33246 | 代理人： | 赵芳;张瑜 |
| 地址： | 311121 浙江省杭州市*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 芯片内环振校准系统，包括控制单元，所述控制单元上连接有内置环振，所述内置环振上连接有将其输出的时钟整形并分频调整数字频率计的时钟输入频率的分频器，所述分频器与数字频率计连接，所述数字频率计的输入端与外部引入的被测时钟源连接，所述被测时钟源包括可供选择的工作模式下的参考时钟源和测试模式下的测试时钟源，所述参考时钟源包括多路可供选择的对应不同芯片应用领域的参考时钟，所述数字频率计的输出端与将其输出的结果和控制单元设置的校准目标值和校准阈值进行比较后输出比较结果给控制单元的比较器连接，所述比较器与根据其输出的比较结果对校准控制字进行调整并将调整值配置到内置环振的控制单元连接。 | ||
| 搜索关键词： | 芯片 内环 校准 系统 | ||
【主权项】：
芯片内环振校准系统，包括控制单元，其特征在于：所述控制单元上连接有作为芯片内时钟源的内置环振、存储校准值的非易失性存储器，所述内置环振上连接有将其输出的时钟整形并分频调整数字频率计的时钟输入频率的分频器，所述分频器与在有效的计数使能周期内对被测时钟的上升沿进行累进计数并将计数结果输出给比较器的数字频率计连接，所述数字频率计的输入端与外部引入的被测时钟源连接，所述被测时钟源包括可供选择的工作模式下的参考时钟源和测试模式下的测试时钟源，所述参考时钟源包括多路可供选择的对应不同芯片应用领域的参考时钟，所述数字频率计的输出端与将其输出的结果和控制单元设置的校准目标值和校准阈值进行比较后输出比较结果给控制单元的比较器连接，所述比较器与根据其输出的比较结果对校准控制字进行调整并将调整值配置到内置环振的控制单元连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于杭州晟元数据安全技术股份有限公司，未经杭州晟元数据安全技术股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201620753506.4/，转载请声明来源钻瓜专利网。
- 上一篇：用于从周期性参考信号确定信号的频率的装置
- 下一篇：温度采集用AD转换电路
